IEC 61691-62021 行为语言 - 第6部分VHDL模拟和混合信号扩展标准立项发展报告

行为语言-第6部分:VHDL模拟和混合信号扩展标准立项发展报告StandardizationDevelopmentReport:BehaviouralLanguages-Part6:VHDLAnalogandMixed-SignalExtensions摘要关键词：VHDL；混合信号；行为语言；标准制定；模拟电路；集成电路设计；EDA工具Keywords:VHDL;Mixed-Signal;BehaviouralLanguage;Standardization;AnalogCircuit;IntegratedCircuitDesign;EDATool一、引言集成电路产业作为现代电子信息产业的基石，其设计水平直接决定了一个国家在信息技术领域的核心竞争力。近年来，随着5G通信、人工智能、新能源与智能网联汽车等新兴应用的蓬勃发展，芯片集成度与复杂度持续攀升，单一的数字电路或纯模拟电路设计场景已逐渐减少，模拟与混合信号电路在整体芯片设计中的占比稳步上升。据行业统计，当前超过70%的SoC芯片包含混合信号模块，混合信号设计已成为集成电路设计领域的主流方向。在此背景下，设计工具与描述语言的能力匹配显得尤为关键。硬件描述语言作为集成电路设计的"通用语言"，其标准化程度直接影响到设计流程的效率与设计成果的可复用性。VHDL（VHSICHardwareDescriptionLanguage）作为最广泛应用于数字电路设计的标准硬件描述语言之一，自IEEE1076标准发布以来经历了多轮修订与扩展。然而，VHDL传统上主要面向数字系统建模，对于模拟电路及数模混合信号的描述能力相对薄弱，这在一定程度上制约了混合信号设计流程的统一性与自动化水平。为弥补这一技术空白，推动混合信号设计的标准化进程，国际电工委员会（IEC）于2021年6月正式发布了IEC61691-6:2021标准。该标准以IEEE1076.1-2017为技术基础，系统定义了VHDL语言在模拟与混合信号领域的扩展规则，为混合信号系统的统一建模、仿真验证及设计复用提供了权威的技术规范。本报告旨在对该标准的立项背景、技术内容、核心创新及行业影响进行系统阐述，为标准使用者及相关技术人员提供全面参考。二、标准立项背景与意义2.1混合信号设计的技术挑战混合信号电路的设计本质上涉及连续时间域与离散时间域的交互问题。模拟电路的行为以连续电压、电流信号为特征，遵循物理定律描述；数字电路的行为则以离散逻辑状态为核心，由布尔代数与时钟事件驱动。两者在仿真精度、时间推进策略、事件处理机制等方面存在根本性差异，如何在一个统一的仿真框架内准确描述并高效仿真混合信号系统，一直是EDA（电子设计自动化）领域的研究热点与工程难点。在IEC61691-6:2021发布之前，混合信号设计通常采用以下方式：一是分别使用SPICE类模拟仿真器与数字仿真器进行独立验证，再通过手工接口进行数据交换，这种方式效率低且难以保证一致性；二是使用Verilog-AMS或VHDL-AMS等扩展语言进行统一建模，但此前此类扩展语言在国际标准化层面的权威性与完备性仍有待提升。2.2VHDL模拟与混合信号扩展的技术演进VHDL-AMS（VHDLAnalogandMixed-Signal）的发展历程可追溯至1990年代后期。1999年，IEEE正式通过了1076.1-1999标准，首次为VHDL语言引入了模拟与混合信号扩展机制。此后，该标准经历了多次修订与完善，IEEE1076.1-2007和IEEE1076.1-2017相继发布，在语言表达能力、仿真语义严谨性与跨工具兼容性方面持续改进。IEC61691-6:2021正是在此基础上完成的国际标准化工作。作为IEC框架下的技术标准，其不仅继承了IEEE1076.1-2017的完整技术内涵，还通过IEC的国际标准制定程序，进一步增强了该标准在全球范围内的权威性与适用性，为各国家和地区采用该标准提供了更为通畅的渠道。2.3标准立项的战略意义从全球产业格局来看，IEC61691-6:2021的发布具有多重战略意义。首先，它为混合信号设计的统一建模语言树立了国际标杆，有助于促进全球范围内设计方法与工具的规范化趋同；其次，它推动了EDA工具链中模拟与数字仿真技术的深度融合，为构建高效、可靠的一体化设计流程奠定了语言基础；最后，它为混合信号IP核的跨平台复用提供了统一描述规范，对于提升设计效率、缩短产品开发周期具有显著促进作用。从我国产业发展的角度来看，混合信号设计能力是制约高端芯片自主创新的关键瓶颈之一。IEC61691-6:2021所确立的VHDL-AMS语言规范，为国内IC设计企业开展混合信号设计提供了国际通用的建模语言框架，对于促进国产EDA工具对混合信号设计的支持、提升国内设计团队的混合信号建模能力具有重要的参考意义。三、标准主要内容与技术框架3.1标准的适用范围与定位IEC61691-6:2021在IEC61691系列标准中扮演着关键角色。IEC61691系列标准对应IEEE1076系列VHDL标准体系，其中IEC61691-1对应VHDL语言参考手册（IEEE1076），而IEC61691-6则专门针对VHDL的模拟与混合信号扩展部分。该标准的适用范围涵盖混合信号系统与电路的建模、设计、仿真与文档编制等各环节，适用于系统级设计人员、电路设计工程师、EDA工具开发人员以及IP核供应商等各类用户群体。3.2核心技术内容IEC61691-6:2021在继承IEEE1076.1-2017全部技术内容的基础上，围绕VHDL-AMS语言的建模能力展开系统规定，其核心内容包括以下几个方面。连续时间行为建模机制。标准规定了VHDL-AMS中描述连续时间行为的核心机制，包括quantity（数量）的声明与使用、自由quantity与分支quantity的语义区别、以及terminal（端点）在电路拓扑连接中的角色定义。通过这些机制，设计者能够在VHDL环境中直接对模拟电路中连续变化的电压、电流信号进行精确描述。微分代数方程描述能力。标准最核心的技术贡献之一，是为VHDL语言引入了微分代数方程（DAE）的描述能力。通过characteristicexpression（特性表达式）机制，设计者可以在VHDL代码中直接书写描述元件行为的微分方程与代数方程，由仿真器在后台完成方程的组装与数值求解。这一机制使得从晶体管级到行为级的模拟电路模型都能以统一的语言描述，显著提升了建模效率与模型可重用性。混合信号仿真语义。标准明确规定了混合信号仿真的核心语义，包括模拟求解器与数字离散事件仿真器之间的同步策略、模拟量与数字量之间的转换规则、以及跨域事件的触发与传播机制。对于模拟与数字之间的接口处理，标准规定了A/D转换中涉及的有效时间点确定规则和D/A转换中的波形重构方式，确保了混合信号仿真的数值稳定性与时间一致性。跨域通信与类型转换。标准对模拟域与数字域之间的数据交换制定了规范化要求，包括'Above属性在模拟信号阈值检测中的应用规则、以及模拟量到数字量转换过程中的精度控制要求。这些规定确保了混合信号仿真中数据交互的准确性。3.3技术特点与创新相较于传统的混合信号设计方法，IEC61691-6:2021体现出以下显著技术特点。第一，统一性与完备性。该标准将模拟与数字描述能力统一于VHDL语言框架之内，设计者无需学习和使用两套截然不同的语言即可完成混合信号系统建模，降低了学习成本和模型集成难度。第二，数学描述的通用性。通过微分代数方程描述机制，该标准能够支持从晶体管级到系统级的全抽象层次建模，覆盖行为级模型、结构级模型和物理级模型等多种描述粒度，为混合信号系统设计提供了全面的建模解决方案。第三，标准化与开放性。作为IEC国际标准，该标准定义了与具体EDA工具无关的语言规范，为多种工具之间的模型互操作提供了制度保障。设计者编写的VHDL-AMS模型能够在不同仿真环境间迁移复用，有效保护了设计资产。3.4与其他标准的协同关系IEC61691-6:2021并非孤立存在，它与一系列相关标准构成了完整的技术标准体系，共同支撑混合信号设计流程的标准化。在纵向关系上，该标准以IEC61691-1（VHDL语言基础版，对应IEEE1076）为基础，对混合信号建模所需的扩展部分进行了补充规范。VHDL基础语言定义了类型系统、并发语句、信号驱动等数字建模的核心机制，而IEC61691-6在此基础上引入连续时间建模机制，两者共同构成VHDL-AMS的完整语言规范。在横向关系上，该标准与Verilog-AMS标准分别代表了两种不同风格的混合信号描述语言，为业界提供了多样化的技术选择。两者在设计理念、语言风格和适用场景上各具特色——VHDL-AMS在类型系统完备性和结构化建模能力方面表现突出，更适合于复杂系统的分层建模与文档化设计；Verilog-AMS则在语法简洁性和与SPICE风格模型兼容性方面具有优势。两种标准的并存与互补，为混合信号设计社区提供了丰富的语言工具选择。此外，该标准与IP核相关标准（如IEEE1685IP-XACT）在IP封装与复用流程中协同使用，与系统级设计语言标准（如SystemC-AMS）在系统级建模方法论上形成互补，共同构建了完整的混合信号设计标准生态。这种多层次的标准协同关系表明，IEC61691-6:2021已成为混合信号设计标准体系中的重要枢纽。四、标准参编单位介绍4.1国际电工委员会IEC61691-6:2021由国际电工委员会（InternationalElectrotechnicalCommission，IEC）正式发布。IEC成立于1906年，是世界上成立最早的国际性电工标准化机构，负责有关电气工程和电子工程领域的国际标准化工作。IEC的成员包括全球170多个国家和地区，其发布的标准被世界各国广泛采用，在促进全球电工电子领域的技术统一和贸易便利化方面发挥着不可替代的作用。IEC61691系列标准由IEC/TC91（电子装配技术委员会）与SC93（设计自动化分技术委员会）归口管理，其标准制定严格遵循IEC的透明、公开、协商一致原则，确保了标准的科学性与广泛适用性。4.2关键技术贡献单位：IEEE标准协会作为IEC61691-6:2021核心技术内容的研制者，IEEE标准协会（IEEEStandardsAssociation，IEEE-SA）在该标准的形成过程中发挥了不可替代的关键作用。IEEE-SA隶属于国际电气与电子工程师协会（IEEE），是全球最具影响力的专业技术组织之一，在电子工程与计算机科学领域拥有超过40万会员，遍布全球160多个国家和地区。组织架构与工作机制。IEEE-SA下设的DesignAutomationStandardsCommittee（DASC，设计自动化标准委员会）是具体负责VHDL及混合信号语言标准研制的技术委员会。DASC汇集了来自全球顶尖EDA公司、半导体企业、研究机构和学术界的技术专家，其下专门设立了VHDL-AMS工作组，由来自学术界与工业界的权威专家共同参与标准文本的起草与审阅工作。这一开放、严谨的组织架构确保了标准技术决策的科学性和权威性。标准研制历程。在VHDL-AMS标准长达二十余年的演进过程中，IEEE-SA发挥了从技术研究、标准起草到推广应用的全链条推动作用。1993年，IEEE-SA启动了VHDL模拟扩展的预研工作，成立了专门的StudyGroup对混合信号建模需求进行系统调研；在此基础上，IEEE-SA于1995年正式组建VHDL-AMS工作组，启动了1076.1标准的正式制定工作。工作组经过四年的密集技术讨论与草案完善，于1999年成功发布IEEE107.1-1999标准。此后，IEEE-SA持续跟踪技术发展与用户反馈，先后于2007年和2017年完成了两次重要修订，不断优化语言定义的严谨性与仿真语义的完备性。技术贡献要点。在技术层面，IEEE-SA主导解决了多个混合信号建模领域的关键技术难题，包括连续时间与离散时间仿真域的同步机制设计、微分代数方程的表述规范与求解接口定义、多抽象层次混合建模的语义框架构建，以及混合信号模型的验证与确认方法学体系建立。这些核心问题的妥善解决，为标准的落地应用提供了坚实的技术基础。推广与生态建设。在标准推广应用方面，IEEE-SA通过组织每年度的DASC会议、VHDL-AMS专题研讨会、国际论坛及用户教育培训等多种形式，持续推动VHDL-AMS标准的产业化应用与技术交流。IEEE-SA还与主要EDA工具厂商保持密切合作，推动其工具对VHDL-AMS的全面支持，促进了标准从文本规范到工程实践的顺利转化。4.3标准参编单位协作模式IEC61691-6:2021的制定过程体现了国际标准化组织间高效协作的典范。IEC与IEEE依据双方签署的技术合作协议，建立了"快速通道"采标机制。在这一机制下，IEC直接采纳IEEE1076.1-2017的技术内容，通过IEC的国际标准制定程序完成标准编号体系的转换和发布流程。这种协作模式既充分尊重了IEEE在技术内容研制方面的专业优势，又借助IEC广泛的国际影响力扩大了标准的全球适用范围，实现了技术资源与国际平台的有效对接。五、标准应用现状与行业影响5.1行业应用现状IEC61691-6:2021发布以来，已在全球集成电路设计领域获得广泛认可与采用。在EDA工具支持方面，全球主流EDA供应商均已在其旗舰产品中实现了对VHDL-AMS的全面支持，涵盖仿真器、综合工具、验证平台等多个环节。在工业应用层面，VHDL-AMS被广泛应用于汽车电子芯片设计、电源管理IC开发、传感器信号处理电路设计、射频前端模块建模、以及模数转换器（ADC）等关键混合信号IP的开发与验证工作中，积累了丰富的工程实践经验。5.2产业价值与经济效益该标准在产业层面的核心价值体现在以下三个维度。其一，设计效率提升。通过统一的建模语言框架，设计团队能够在同一环境下完成混合信号系统的建模、仿真与验证，消除了传统数模分离流程中频繁的数据转换与接口调试环节，项目周期平均可缩短20%至30%。其二，模型可复用性增强。标准化的建模语言确保设计模型能够在不同项目、不同团队和不同工具环境下复用，显著降低了重复建模成本，保护了企业的设计资产。其三，设计质量保障。该标准对混合信号仿真语义的严格定义，有效避免了因语言二义性导致的仿真结果偏差，提高了设计验证的可靠性与签核信心。5.3对我国的启示与建议对于我国集成电路产业而言，IEC61691-6:2021的发布既提供了学习借鉴的国际资源，也提出了自主创新的现实要求。当前，我国在混合信号设计领域仍存在语言工具依赖进口、自主EDA工具混合信号支持能力不足、VHDL-AMS人才储备薄弱等短板。基于此，提出以下发展建议：一是加强VHDL-AMS标准的宣传推广与技术培训，提升国内设计人员对标准语言的掌握与应用水平；二是鼓励国产EDA工具厂商加速对VHDL-AMS的支持与适配，提升自主工具在混合信号设计领域的能力；三是推动国内高校和科研机构将VHDL-AMS纳入集成电路相关课程体系，培养具备混合信号建模能力的复合型人才；四是积极参与IEC和IEEE相关标准化活动，在国际标准制定中争取更多话语权；五是深入研究VHDL-AMS与SystemVerilog、Verilog-AMS等语言的协同设计方法，为国内设计团队提供多样化的技术路径选择。六、结论与展望IEC61691-6:2021作为VHDL模拟与混合信号扩展的国际标准，为混合信号集成电路设计提供了权威、统一、完备的建模语言规范。该标准的发布不仅完善了VHDL语言在模拟领域的覆盖能力，更标志着混合信号设计标准化进入了一个新阶段。通过与IEEE1076.1-2017等标准的协同配合，该标准为全球EDA工具链的互操作与设计流程的整合提供了坚实的语言基础，推动了混合信号设计方法从"分立工具链"向"统一设计环境"的范式转变。展望未来，随着集成电路工艺持续微缩和系统集成度不断提高，混合信号设计的复杂度仍将快速增长。在人工智能、智能网联汽车、高性能计算等应用需求的持续牵引下，VHDL-AMS标准体系自身也将持续演进，在支持更高效的仿真算法、更高抽象层次的建模方法以及更紧密的跨标准协同等方面不断拓展与完善。对我国而言，应积极把握这一标准化机遇期，在借鉴国际先进经验的基础