半导体存储器课件5

半導體記憶體

1概述記憶體與寄存器的不同之處用途（相同）——存儲電路的歷史狀態電路功能對於狀態方程器件結構當前狀態=H(歷史狀態，當前輸入)~~~~~~~~~連線和附加的組合邏輯解碼寄存器

寄存器：程式記憶體數據記憶體

記憶體：2概述器件結構寄存器記憶體存儲單元觸發器管存儲單元存儲密度低高訪問方式連線地址解碼結合讀/寫脈衝訪問操作併發每次只能讀/寫部分存儲數據3概述記憶體的地址“因為半導體記憶體的存儲單元數目極其龐大而器件的引腳數目有限，所以在電路結構上就不能像寄存器那樣把每個存儲單元的輸入和輸出直接引出。為了解決這個矛盾，在記憶體中的每個存儲單元編了一個地址，只有被輸入地址代碼指定的那些存儲單元才能與公共的輸入/輸出引腳接通，進行數據的讀出或寫入。”地址、數據、讀寫控制三匯流排結構記憶體的容量=字數×位數（字長）4半導體記憶體半導體記憶體的分類隨機存取RAM：Random-AccessMemorySRAMDRAM只讀ROM：Read-OnlyMemory掩模ROM、PROMEPROM、E2PROM、FLASH5半導體記憶體§7.1隨機存取記憶體（RAM）§7.2只讀記憶體（ROM）記憶體的應用——專題記憶體的擴展用記憶體實現組合邏輯函數6第七章記憶體§7.1隨機存取記憶體7§7.1隨機存取記憶體特點可以隨時從任何一個指定的地址讀出數據，也可以隨時將數據寫入任何一個指定的存儲單元中去掉電後存儲的數據丟失靜態隨機記憶體SRAM動態隨機記憶體DRAM比靜態的集成度高8§7.1隨機存取記憶體RAM的基本結構RAM的存儲單元RAM的容量擴展9§7.1隨機存取記憶體RAM的基本結構行/列地址解碼·········存儲矩陣讀/寫控制器讀寫控制數據匯流排輸入/輸出行地址解碼器地址輸入行地址解碼器…地址輸入思考：為什麼有“行/列”地址解碼？

為了省晶片內部的走線控制信號：片選，讀/寫控制10§7.1隨機存取記憶體靜態RAM的存儲單元六管NMOS靜態存儲單元靜態觸發器（flip-flop）的基礎上附加門控管而構成的，是靠觸發器的自保功能存儲數據的。由4只管子組成的基本RS觸發器（門閂，鎖存器）VCCQQT2T4T1T3VCCQQT2T4T1T3Q=1狀態Q=0狀態斷有電荷斷通有電荷&&RQQSVCCQQT2T4T1T3T2T4有源負載

靜態RAM11回顧：MOS-FET的符號N溝道增強型P溝道增強型N溝道耗盡型P溝道耗盡型GSDGSDGSDGSD12§7.1隨機存取記憶體VCCQQT2T4T1T3列線Yi選通門控管行線Xi選通門控管&&雙向I/O匯流排RCSW存儲單元讀/寫控制電路

靜態RAM13§7.1隨機存取記憶體由於CMOS電路具有微功耗的特點，儘管它的製造工藝比NMOS複雜，但在大容量的靜態記憶體上採用CMOS存儲單元。CMOS工藝的SRAM還能夠在降低電源電壓的狀態下保存數據。

靜態RAM14§7.1隨機存取記憶體利用MOS管柵極電容可以存儲電荷的原理製成為了及時補充漏掉的電荷以避免存儲的數據丟失，必須定時地給柵極電容補充電荷，稱為刷新或再生。刷新控制電路（外接或內部集成）大容量，高集成度存儲單元：四管、三管,單管單管雖然週邊控制電路比較複雜，但有利於提高集成度

動態RAM15§7.1隨機存取記憶體單管DRAM寫操作：字線給出高電平，使T導通，位線上的數據經過T被存入CS

中；讀操作，字線高電平，T導通，這時CS經過T為位線上的分佈電容提供電荷，使位線獲得讀出的信號電平。設CS與原有正電荷，vCS>0，而vB=0，則讀操作時：

動態RAM由於CB>>CS，所以位線上的電平信號變化很小。16§7.1隨機存取記憶體單管DRAM問題：例如：讀出前vCS

=5V，CS/CB=1/50，則位線上讀出的信號僅有0.1V，而且讀出後CS上的電壓也只剩下0.1V了。解決方法：靈敏恢復/讀出放大器電路*：教材p372@第五版p382@第四版DRAM中的刷新操作是通過按行依次執行一次讀操作來實現的。刷新時輸出被置成高阻態。

動態RAM靈敏恢復/讀出放大器

17第七章記憶體記憶體容量的擴展（以RAM為例）18記憶體容量的擴展位擴展方式字擴展方式19記憶體容量的擴展位擴展8位、16位、64位、32位、64位…位擴展方式：字數（存儲單元的個數）夠用，而位數（字的寬度）不夠擴展連線方法：地址線並聯控制線並聯（、）每一片的雙向數據線（I/O）按位的高低排列好20記憶體容量的擴展位擴展p375@第五版p385@第四版例：將1024*1的RAM擴展成1024*8CSA0A1A9…R/WI/O…1024×1RAM(0)CSA0A1A9…R/WI/O…1024×1RAM(0)CSA0A1A9…R/WI/O…1024×1RAM(0)……I/O0I/O1I/O7………A0A1A9…CSR/W21記憶體容量的擴展字擴展將RAM（ROM）接成字數更多的記憶體地址擴展例：第四版p385頁用256×8位RAM接成1024×8位用4片“然而每片RAM上的地址輸入範圍只是8位，給出的地址範圍全是0~255，無法區分4片中同樣的地址單元”回顧：尋址——解碼

產生新的解碼信號實現選片邏輯22記憶體容量的擴展字擴展字擴展的連線方法地址線原有的地址線並聯；用解碼器對增加的外部地址線進行解碼，解碼後的2n-m根線分別連接RAM的片選，實現選片功能數據線並聯控制線：讀寫脈衝並聯新的信號（利用解碼器上的選通信號）23記憶體容量的擴展字擴展CSA0A1A7…R/WI/O0…256×8RAM(0)I/O1I/O7…………CSA0A1A7…R/WI/O0…256×8RAM(1)I/O1I/O7…………CSA0A1A7…R/WI/O0…256×8RAM(2)I/O1I/O7…………CSA0A1A7…R/WI/O0…256×8RAM(3)I/O1I/O7…………I/O0I/O1I/O2I/O6I/O7A0A1A70~7……/Y0/Y1/Y2/Y3A0A1SA8A98,900xxxxxxxx01xxxxxxxx10xxxxxxxx11xxxxxxxxCSR/W24記憶體容量的擴展字擴展地址空間物理（實）地址：處理器可以訪問的線性地址。（由CPU的地址線位數決定）如：上例，10位地址碼IC地址範圍A9A8……A1

A0（等效十進位數）00000000000~0011111111(0)(255)10100000000~0111111111(256)(511)21000000000~1011111111(512)(767)31100000000~1111111111(768)(1023)25記憶體容量的擴展記憶體擴展

如果RAM(ROM)的位數和字數都不夠用，就需要同時採用位擴展和字擴展CPU的地址線——（要考慮實際應用中需要的地址空間的大小）CPU的數據線——地址空間（編址）——（映像）——記憶體記憶體擴展例題

26第七章記憶體§7.2只讀記憶體27§7.2只讀記憶體ROM的結構存儲矩陣、地址解碼器、輸出緩衝器數據線、地址線、選通控制線存儲單元的結構——用通/斷表示“0/1”28§7.2只讀記憶體ROM存儲矩陣的“字”線和“位”線11EN1EN1EN1EN1VCCA0ENW0W1W2W3A1D3’D2’D1’D0’D3D2D1D0輸出緩衝器地址解碼器存儲矩陣地址線讀控制數據線地址D3D2D1D000010101101110010011111029§7.2只讀記憶體ROM存儲矩陣的“字”線和“位”線（續）字線和位線的每個交叉點都是一個存儲單元。二極體MOS工藝：電路圖的簡化畫法存儲量（容量）存儲單元的個數記法：“（字數）×（位數）”30§7.2只讀記憶體固定ROM（掩膜ROM）廠家把數據寫入記憶體中，用戶無法進行修改一次性可編程ROM（PROM）出廠時存儲內容全為1（或全為0），用戶可根據自己的需要編程一次光可擦除可編程ROM（EPROM）用浮柵技術生產的可編程記憶體，其內容可通過紫外線照射而被擦除電可擦除可編程ROM（E2PROM）採用浮柵技術，其存儲單元的是隧道MOS管，可用電擦除，擦除速度毫秒量級快閃記憶體（FlashMemory）採用浮柵型MOS管，電擦除方式，數據寫入方式與EPROM類似，擦除/寫入速度快，集成度高31§7.2只讀記憶體掩膜ROM和PROM掩膜——光刻IC工藝PROM既然在存儲矩陣中，“0”和“1”是用位線和字線是否連通（上圖中，“1”連通）表達的；出廠時，存儲矩陣交叉點用熔絲連接編程脈衝即為大電流“寫”，將“0”的位熔斷一次編程32§7.2只讀記憶體E2PROM和快閃記憶體（FlashMemory）電信號可擦除、可編程ROM；存儲單元：E2PROM：疊柵結構MOS管+選通管。Flash：單管疊柵結構；全部源級連在一起的MOS管單元，可以被同時擦除。E2PROMFlash隧道區30~40nm隧道區10~15nm考慮電容分壓：“控制柵—浮置柵”的電容和“浮置柵—源區”的電容33第七章記憶體用記憶體實現組合邏輯函數（以PROM為例）34記憶體實現組合邏輯函數ROM的主要用途程式記憶體ROM的邏輯電路用途實現組合邏輯函數（這條涵蓋下麵幾條）存儲序列信號表代碼轉換器字元發生器ROM乘法器……35記憶體實現組合邏輯函數回顧：ROM的電路特點ROM的地址解碼器由許多“與門”組成，這些與門網路稱為“與陣列”，若將地址變數看成輸入邏輯變數，則地址解碼器的輸出（各條字線）便可代表輸入變數的全部各個最小項。存儲網路是位線和字線在交叉點上的耦合（連接、不連接）形成，位線的輸出為這些耦合元件的邏輯“或”，這些或門網路實現了最小項的或的邏輯運算。36記憶體實現組合邏輯函數用ROM實現邏輯函數一般按以下步驟進行：寫出邏輯函數的最小項運算式根據邏輯函數的輸入、輸出變數數目，確定ROM的容量，選擇合適的ROM，畫出ROM的陣列圖根據陣列圖對ROM進行編程37記憶體實現組合邏輯函數11EN1EN1EN1EN1VCCA0ENW0W1W2W3A1D3’D2’D1’D0’D3D2D1D0輸出緩衝器地址解碼器存儲矩陣地址線讀控制數據線38記憶體實現組合邏輯函數ROM內部簡化作圖存儲矩陣不用畫出電晶體，在接入記憶體件的交叉點上畫一個圓點——一般以有圓點為1，沒有為0。

“或”陣列。地址解碼矩陣也畫圓點，但實際上它是“與”陣列。1111存儲矩陣（或邏輯陣列）地址解碼器（與邏輯陣列）W00FW2W4W6W8W10W12W14W1W3W5W7W9W11W13W15(A3)(A2)(A1)(A0)ABCDY1Y2Y3Y439記憶體實現組合邏輯函數ROM內部簡化作圖（續）不具體畫出解碼矩陣：只要明確最小項與地址輸入的對應關係存儲矩陣（或邏輯陣列）地址解碼器(A3)(A2)(A1)(A0)ABCDY1Y2Y3Y40FLM40記憶體實現組合邏輯函數ROM的地址解碼器——實現了地址輸入的全解碼……ROM可以實現個數與它的地址位數一樣多的邏輯變數的邏輯函數邏輯函數的個數等於其數據位寬度數41記憶體實現組合邏輯函數ROM組合邏輯分析最小項和，化簡如：前頁，圖中的邏輯存儲矩陣（或邏輯陣列）地址解碼器(A3)(A2)(A1)(A0)ABCDY1Y2Y3Y40FLM42記憶體實現組合邏輯函數ROM組合邏輯設計設計需求：給出的是功能定義，或者給出的是邏輯函數式，或者給出的是真值表方法：先定義輸入軌與地址線之間的關係，然後將邏輯函數展開成最小項之和的形式例：教材p384[題7.12]@第五版

p401[題7.10]@第四版43記憶體實現組合邏輯函數ROM組合邏輯設計（續）例：實現以下函數關係z=x2+y，其中x和y為兩位二進位數注意：題目中給定的是代數方程，而不是邏輯方程。解：列4變數的真值表用至少有4條地址線的ROM實現44記憶體實現組合邏輯函數ROM組合邏輯設計（續）又例：用ROM構成y=x2運算電路，x取值範圍為0～15正整數45記憶體實現組合邏輯函數Y7=m12+m13+m14+m15Y6=m8+m