(2025年)计算机组成原理试题解析答案

(2025年)计算机组成原理试题解析答案一、选择题解析1.某16位定点整数采用补码表示，其数值范围是（）。A.-32768~32767B.-32767~32767C.-32768~32768D.-32767~32768解析：补码中，16位整数的最高位为符号位，剩余15位为数值位。正数范围为0到−1=32767；负数范围为−=−2.原码一位乘法中，符号位的处理方式是（）。A.与数值位一起运算B.两符号位异或C.两符号位与D.取被乘数符号解析：原码乘法中，数值位取绝对值相乘，符号位由两个操作数的符号位异或得到（同号为正，异号为负），因此符号位单独处理，选B。3.某浮点数阶码用4位移码（偏置值8），尾数用8位补码（含符号位），则该浮点数能表示的最小负数是（）。A.−(1−)×B.−解析：最小负数需阶码最大（指数最大）、尾数最小（最负）。阶码4位移码最大值为=15，真值为15−8=7；尾数8位补码最小值为=−14.某指令系统中，操作数地址由指令直接给出，该寻址方式为（）。A.立即寻址B.直接寻址C.寄存器寻址D.间接寻址解析：直接寻址的特点是指令中直接包含操作数的主存地址，CPU通过该地址访问主存获取操作数，选B。5.下列关于Cache的说法，错误的是（）。A.全相联映射块冲突率最低B.组相联映射是直接映射与全相联的折中C.直接映射的标记字段长度等于主存块号D.写回法比写直达法更节省总线带宽解析：直接映射中，主存块号需拆分为组号和块内偏移，标记字段是主存块号与组号的差值（即高位部分），因此标记字段长度不等于主存块号，选C。二、填空题解析1.二进制数转换为十进制数是（）。解析：整数部分1×+0×+2.已知x=+，y=解析：x补码为01010（5位），y补码为11011（−5的补码），相加得01010+11011=1001013.某浮点数格式为1位符号位，8位阶码（移码，偏置值127），23位尾数（原码，隐含最高位1）。若浮点数表示为1.101×解析：阶码真值为5，移码值为5+127=4.指令周期由取指周期、（）、执行周期和中断周期组成。解析：间址周期（当指令需要间接寻址时，需先访问主存获取操作数地址）。5.微程序控制器中，控制存储器（CM）存储的是（）。解析：微指令（控制部件的微操作序列）。三、简答题解析1.简述冯·诺依曼结构的核心特点。冯·诺依曼结构的核心是“存储程序”概念，主要特点包括：①数据和指令均用二进制表示，存储于同一存储器；②计算机由运算器、控制器、存储器、输入/输出设备五大部件组成；③指令按顺序执行，由控制器逐条取出并译码，产生控制信号；④程序和数据以同等地位存储，可修改。2.补码加减法相对于原码的优势是什么？补码加减法的优势在于：①符号位与数值位统一参与运算，无需单独处理符号；②减法可转换为加法（A−B=A+3.比较Cache-主存层次与主存-辅存层次的异同。相同点：均基于局部性原理，通过“小而快”的存储器缓存“大而慢”存储器的常用数据，提高平均访问速度；均采用地址映射与替换策略。不同点：①目的不同：Cache-主存解决CPU与主存速度不匹配，主存-辅存解决主存容量不足；②访问方式不同：Cache对程序员透明，主存-辅存（虚拟存储）对程序员半透明；③替换策略不同：Cache常用LRU，主存-辅存常用FIFO或改进的Clock；④数据传输单位不同：Cache以块（几十字节）为单位，主存-辅存以页（几KB）或段为单位。4.简述中断处理的基本过程。中断处理过程包括：①中断请求：I/O设备向CPU发送中断请求信号；②中断响应：CPU在指令周期结束时检测中断请求，若允许中断则关中断，保存断点（PC值）和状态；③中断识别：通过向量地址或查询确定中断源；④中断服务：执行中断服务程序，完成I/O操作或故障处理；⑤中断返回：恢复断点和状态，开中断，继续执行原程序。四、分析题解析1.已知32位浮点数A和B的格式为：1位符号位，8位阶码（移码，偏置值127），23位尾数（原码，隐含最高位1）。A的十六进制表示为41C，B的十六进制表示为C，计算A解析步骤：（1）转换A的二进制：41C符号位=0（正）；阶码==131，真值=131−（2）转换B的二进制：C=符号位=1（负）；阶码==130，真值=130−（3）计算A+（4）将14转换为浮点数格式：14==1.110×，符号位S=0（正）；阶码真值二进制表示为010000010，转换为十六进制为。2.某计算机主存容量为256MB，Cache容量为8K（1）计算主存地址各字段的位数；（2）若Cache初始为空，访问主存地址序列为0x解析：（1）主存地址字段划分：块大小32B=BCache容量8KB=8×1024B主存容量256MB=B，总地址因此主存地址格式为：标记（17位）、组号（6位）、块内偏移（5位）。（2）地址序列分析（均转换为二进制后取组号部分）：0x00001000=0x00001020=块号=地址/0x00001000=，块号40960x00001020=，块号41280x00001040=，块号41600x00001060=，块号41920x00001080=，块号4224初始Cache为空，5次访问均不命中，命中率0/五、设计题解析设计一个8位微型计算机的指令系统，要求支持算术运算（加、减）、逻辑运算（与、或）、数据传送（寄存器-寄存器、寄存器-存储器）三类操作，指令格式需包含操作码、源操作数、目的操作数信息，存储器寻址方式采用直接寻址（16位地址）。说明指令格式设计、操作码分配及寻址方式实现。设计方案：（1）指令格式：采用变长指令字以适应不同操作数需求。字长选择16位（支持16位存储器地址）。（2）操作码分配：三类操作共6种（加、减、与、或、寄存器传送、存储器传送），操作码至少3位（=8000：加法（寄存器-寄存器）001：减法（寄存器-寄存器）010：逻辑与（寄存器-寄存器）011：逻辑或（寄存器-寄存器）100：寄存器传送（R1→R2）101：存数（寄存器→存储器，直接寻址）110：取数（存储器→寄存器，直接寻址）111：保留（3）具体格式：寄存器-寄存器指令（单字16位）：操作码（3位）+源寄存器（4位）+目的寄存器（4位）+保留（5位）。例如加法指令：000RsrcRdstxxxxx。存储器传送指令（双字32位）：第一字为操作码（3位）+寄存器（4位）+标志位（1位，0表示存数，1表示取数）+保留（8位）；第二字为16位直接地址。例如存数指令：第一字101Rsrc0xxxxxxxx，第二字为16位存储器地址。（4）寻址方式实