Xilinx FPGA原理与实践-基于Vivado和Verilog HDL2.5 VIVADO初步_第1页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL2.5 VIVADO初步_第2页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL2.5 VIVADO初步_第3页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL2.5 VIVADO初步_第4页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL2.5 VIVADO初步_第5页
已阅读5页,还剩6页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第二章

VerilogHDL语言与VIVADO进入Xilinx官方网站

VIVADO初步-下载安装

VIVADO初步-下载安装点击DownloadVivadoDesignSuite

VIVADO初步-下载安装选择需要的版本,可以下载最新的版本

VIVADO初步-下载安装VIVADO安装时在提示是否同意使用协议时选择同意,在提示选择版本时选择systemedition。

VIVADO初步-安装Web版,支持器件有限设计版,包括全部的设计功能,支持全部的相关的器件,包括下载线驱动系统版,包含设计版的功能,还包含DSP系统生成功能。文档导航在接下来的安装对话框中选择要安装的功能

VIVADO初步-安装Vivado设计套件,如进行嵌入式开发要选择SDK器件选择,可选择全部支持的器件或部分器件全部选项勾选。

VIVADO初步-安装之后选择合适的目录完成安装,然后进入一步进行安装。因为VIVADO需要的安装空间较大,建议安装在非C盘。安装的更多详细步骤可以参考对应版本的安装指南文件,各种版本的安装方法类似!

VIVADO主界面进入VIVADO创建工程打开工程打开例程直接打开最近使用的工程IP管理等TCL控制台

VIVADO主界面菜单快速按钮工程导航窗口设置IP管理仿真RTL分析综合实现编程和调试工程源文件代码其他信息VerilogHDL语言与VIVADO

本章完成了VerilogHDL语言的学习,学习的内容已经足够支持基本的开发。然后对VIVADO有了一些了解。

后面的章节将引领大家由浅入深的进入工程设计部分,同时将学习设计工程,进行仿真,进行约束及实现,调试及下载,使用IP核及设计IP核。

并从组合逻辑设计到时序逻辑设计,简单的流水灯到电子秒表,串行通信端口及使用XADC的电子表设计等

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论