Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.3 7系列FPGA CLB_第1页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.3 7系列FPGA CLB_第2页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.3 7系列FPGA CLB_第3页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.3 7系列FPGA CLB_第4页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.3 7系列FPGA CLB_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

7系列FPGACLB第一章FPGA基础及电路设计研究对象：使用的器件为Artix-7系列的FPGA，型号为xc7a35t，在Artix-7中处于中端。5200个SLICE,其中3600个SLICEL，1600个SLICEM。每个SLICE包含4个6输入查找表LUT，共有20800个查找表。Artix-7A35T可以分配400Kb的分布式RAM,200Kb的移位寄存器，41,600个触发器。7系列FPGAxc7a35t通过查找表LUT实现逻辑函数7系列的FPGA，每个查找表LUT都有6输入和2个独立的输出。当实现6输入逻辑函数时，A1–A6为输入，O6为输出。当实现2个小于等于5输入的逻辑函数时，A1–A5为输入，O5和O6为输出，A6拉高。Xc7a35t的查找表LUT

每个CLB由2个SLICE组成7系列FPGACLB每个SLICE包含4个LUT及8个存储原件及其他组合逻辑7系列FPGACLB每一个SLICE具有8个存储元件，右边4个可以配置为锁存器或触发器，左边的4个只能配置为触发器。其中右侧的4个存储元件的输入通过多路开关选择，可以使用对应的查找表的输出，或者的外部的输入。另外的4个只能配置为D触发器。这4个D触发器的输入可以是查找表LUT的输出，也可以是AX,BX,CX或DX的直接输入。额外的规定是，当右边的存储元件被配置为锁存器，这4个触发器不能够被使用。7系列FPGACLB

SLICE在FPGA7系列体系结构分为两类：能够实现补码运算、移位寄存器、存储器功能的SLICE，称为SLICEM。而查找表只能实现基本逻辑函数的，称为SLICEL。采用这种策略,全功能SLICEM结合简单功能的SLICEL配合使用,使芯片在保持能力和性能的同时，实现低成本和低功耗。7系列FPGACLB分布式RAM资源SLICEM可以配置为同步随机存储器RAM资源，因为这些RAM可以分布在FPGA的各个SCLIEM,被称为分布式RAM元件。多个查找表可以组合成一定容量的RAM，通过对SLICEM的配置就可以实现对RAM的配置。RAM可以配置为右侧的容

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论