Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.4 7系列FPGA IOB_第1页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.4 7系列FPGA IOB_第2页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.4 7系列FPGA IOB_第3页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.4 7系列FPGA IOB_第4页
Xilinx FPGA原理与实践-基于Vivado和Verilog HDL1.1.4 7系列FPGA IOB_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FPGA基础及7系列FPGA基本原理FPGA电路设计第一章FPGA基础及电路设计CLB可以实现FPGA的功能，但要和外界打交道，就必须有和外界电平兼容的输入输出IO接口，这就是IOB(输入输出块)。FPGA中除了数量众多的CLB，还有数量众多的IOB。7系列FPGA具有多个IOBANK(可以理解为IO的分组)，每个BANK具有50个IOB,具体的BANK的数量取决于FPGA的尺寸和封装。

7系列FPGAIOBXC7K325T具有10个I/OBANKxc7a35tftg256-1因为有256个管脚，具有4个IOBANK。分别是BANK14、BANK15、BANK34和BANK35，其中BANK34只有部分管脚是可用的。

7系列FPGAIOB7系列FPGAIOBIO管脚可以配置多种输入输出标准，当配置为单端模式，例如按键输入、LED驱动等，可以设置为LVCMOS,、LVTTL、HSTL、PCI、SSTL电平标准。当选择差分输入输出模式（2个IO管脚差分输入或输出），可以设置为LVD,、Mini_LVDS、RSDS、PPDS、BLVDS,以及差分HSTL和SSTL标准。7系列的FPGA管脚还分为高效管脚HP(high-performance)和宽范围HR（high-range）管脚

7系列FPGAIOBHPHRT信号用于控制输入输出三态DCITERMDISABLE设置DCI功能无效DIFFI_IN用于设置是否采用差分模式。在大多数的7系列FPGA器件中，在每一个BANK的最后两个管脚是仅单端模式的,其他的管脚都可以配置为单端或差分模式。

7系列FPGAIOB第一章FPGA

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论