数字电子技术基础 课件 第5-8章 存储器-模-数转换和数-模转换

西南大学工程技术学院张济龙数字电子技术基础第五章存储器一、存储器件计算机的工作原理是“存储程序，执行程序”，信息存储器件是数字电路的一种。存储器件由存储单元组成。1、存储单元能够存储0或1，存储单元须有0态或1态。2、清0信号、置1信号可使存储单元进入0态和1态，信号消失后存储单元须保持状态不变。二、存储单元——触发器1、SR锁存器（与非门结构）（1）电路图与逻辑符号输入变量带反：低电位有效，逻辑符号对应带圈（2）0态：Q=0，Q′=1；1态：Q=1，Q′=0。（3）清0信号：S′=1，R′=0

置1信号：S′=0，R′=1

保持信号：S′=1，R′=1（4）当清0和置1有效信号同时到达，即S′=0，R′=0时，Q=1，Q′=1，锁存器处于非0非1态。当要避免这种情形时，约束条件为S′、R′至少一个为1，即S′+R′=1。（5）信号到达之前的状态称为初态Q，信号到达后的状态称为次态Q*。当清0和置1有效信号同时到达，即S′=0，R′=0，状态Q=1，Q′=1；若二者同时消失，即S′=1，R′=1，次态不定；但二者若先后消失次态可定，比如清0信号先消失、置1信号后消失，即S′=0，R′=1，次态则由后消失的置1信号决定，也就是Q*=1，Q*′=0。（6）时序图画法ⅰ各信号纵轴对齐，计时起点一致；ⅱ沿时间顺序当S、R信号任一发生改变时，标记出各改变时刻t；ⅲ计时开始的原始状态默认为0，按照信号特点画出各时段次态波形。例：（7）特性方程Q*=S+R′Q约束条件：SR=0（8）特点ⅰ由于SR锁存器的状态随时跟着输入信号的改变而改变，倘若输入信号中混入干扰信号，干扰信号也将改写锁存器的状态，因此抗干扰性能不强。后续触发器正是围绕着提高抗干扰性能而改进。ⅱ清0与置1有效信号同时达到又同时消失次态不定。2、电平触发器（1）电路图与逻辑符号输入变量为原变量：高电位有效（2）时序ⅰ当脉冲CLK=0时，Q*=Q;ⅱ当脉冲CLK=1时， Q*由输入信号确定：清0信号S=0，R=1，置1信号S=1，R=0，保持信号S=0，R=0；ⅲ当CLK=1时，若清0与置1有效信号同时到达，即S=1，R=1，触发器处于非0非1态，Q*=1，Q*′=1。清0与置1信号同时消失次态不定，先后消失由后消失的信号决定次态。（3）时序图画法ⅰ各信号纵轴对齐，计时起点一致；ⅱ按CLK=0和CLK=1画出各个大时段，再对各个CLK=1时段按S、R信号任一发生改变画出各个小时段，标记出各个t时刻；ⅲ计时开始的原始状态默认为0，按照时序特点画出各时段次态波形。例：（4）特点ⅰ虽然CLK=0期间封锁了输入端，此间干扰信号被屏蔽，但在CLK=1期间输入端打开，干扰信号仍能起作用。ⅱCLK=1期间清0与置1有效信号同时达到又同时消失次态不定。3、脉冲触发器

脉冲SR触发器（1）电路图与逻辑符号（2）时序ⅰ当CLK=0时，主触发器封锁，从触发器打开，Q*=Q；ⅱ当CLK=1时，主触发器打开，从触发器封锁，Q*=Q；ⅲ当CLK从1→0时，主触发器即将封锁，在CLK=1期间其状态随着S、R的变化而变化，CLK从1→0时刻的最后状态改写即将打开的从触发器状态。若CLK=1期间S、R取值不变，次态有如下简化关系：再若满足S、R至少1个为0的约束条件，次态方程为Q*=S+R′Q。（3）时序图画法ⅰ各信号纵轴对齐，计时起点一致；ⅱ对CLK从1→0的各个下降沿标记出各个t时刻；ⅲ对CLK=1时段按S、R信号的变化过程分析主触发器状态的变化过程，弄清楚其最后的状态，该状态决定CLK从1→0时从触发器的状态，即次态Q*；ⅳ计时开始的原始状态默认为0，按照时序特点画出各时段次态波形。例：（4）特点ⅰ触发器的状态只能在脉冲CLK的下降沿这一时刻改变；ⅱ脉冲CLK=1期间，干扰信号能够进入主触发器并且改变其状态，进而改变从触发器的状态；ⅲ脉冲CLK=1期间，清0与置1有效信号同时达到又同时消失次态不定。

脉冲JK触发器（1）电路图与逻辑符号（2）时序ⅰ当CLK=0时，主触发器封锁，从触发器打开，Q*=Q；ⅱ当CLK=1时，主触发器打开，从触发器封锁，Q*=Q；ⅲ当CLK从1→0时，主触发器即将封锁，在CLK=1期间其状态随着S=JQ′、R=KQ的变化而变化，CLK从1→0时刻的最后状态改写即将打开的从触发器状态。若CLK=1期间J、K取值不变，次态有如下简化关系：次态方程为：Q*=JQ′+K′Q（3）时序图画法ⅰ各信号纵轴对齐，计时起点一致；ⅱ对CLK从1→0的各个下降沿标记出各个t时刻；ⅲ对CLK=1时段按S=JQ′、R=KQ信号的变化过程分析主触发器状态的变化过程，弄清楚其最后的状态，该状态决定CLK从1→0时从触发器的状态，即次态Q*；ⅳ计时开始的原始状态默认为0，按照时序特点画出各时段次态波形。例：（4）特点ⅰ触发器的状态只能在脉冲CLK的下降沿这一时刻改变；ⅱ脉冲CLK=1期间，干扰信号能够进入主触发器并且改变其状态，进而改变从触发器的状态；ⅲ脉冲CLK=1期间，清0与置1有效信号同时达到又同时消失次态确定。4、边沿触发器

上升沿D触发器（1）电路图与逻辑符号（2）时序ⅰ当CLK=0时，Q*=Q；ⅱ当CLK从0→1时，Q*=D；ⅲ当CLK=1时，Q*=Q；CLKDQQ*功能说明×××Q保持↑0×0置0↑1×1置1特性表：特性方程：Q*=D（3）时序图画法ⅰ各信号纵轴对齐，计时起点一致；ⅱ对CLK从0→1的各个上升沿标记出各个t时刻；ⅲ计时开始的原始状态默认为0，按照时序特点画出各时段次态波形。（4）特点ⅰ上升沿D触发器的状态只在CLK上升沿时刻改变，并由此刻D的取值唯一决定；ⅱ干扰信号不能改写触发器的状态，抗干扰能力强。

上升沿JK触发器（1）电路图与逻辑符号（2）时序ⅰ当CLK=0时，Q*=Q；ⅱ当CLK从0→1时，Q*=JQ′+K′Q；ⅲ当CLK=1时，Q*=Q；特性表：JKQQ*00000011010001101001101111011110特性方程：Q*=JQ′+K′Q（3）时序图画法ⅰ各信号纵轴对齐，计时起点一致；ⅱ对CLK从0→1的各个上升沿标记出各个t时刻；ⅲ计时开始的原始状态默认为0，按照时序特点画出各时段次态波形。（4）特点ⅰ上升沿JK触发器的状态只在CLK上升沿时刻改变，并由此刻J、K的取值唯一决定；ⅱ干扰信号不能改写触发器的状态，抗干扰能力强。关于边沿触发器：

边沿触发器以电路结构的复杂换取功能的简单，其状态唯一由CLK上升沿或下降沿时刻的输入信号决定，具有准确的特性方程。

边沿触发器是时序逻辑电路的基本组成单元。

边沿触发器种类较多，不同种类的触发器可以相互转换，转换关系通过对比特性方程确定。第六章时序逻辑电路一、时序逻辑电路特点1、组成结构由触发器和门电路组成，同步时序逻辑电路各个触发器触发脉冲一致，状态同时翻转。2、电路状态各个触发器的状态组合称为电路状态，N个触发器电路状态有2N种。3、逻辑功能电路初态和输入变量共同决定电路次态和输出，通过状态封闭循环实现逻辑功能。如图所示：二、同步时序逻辑电路分析逻辑电路分析须按步骤进行：1、弄清楚有无输入与输出变量，注意脉冲信号CLK不是输入信号，它仅决定触发器状态的翻转时刻；2、写出各个触发器的激励方程；3、写出各个触发器的次态方程，以及电路的输出方程；4、一般从右至左将触发器状态并列加圈表示为电路状态，画出电路状态循环图。常常从0态开始，所有电路状态均必须计算；5、文字总结电路功能。同步时序逻辑电路分析实例：如图1、电路没有输入变量，输出变量为Y；2、各个触发器激励方程为：J2=Q1Q0，K2=Q2J1=K1=Q0J0=K0=Q2′3、各个触发器次态方程为：Q2*=Q2′Q1Q0Q1*=Q1⊕Q0Q0*=Q2⊙Q04、电路状态循环图：5、电路为五进制计数器，具有自启动功能。关于计数器：ⅰ对触发脉冲的个数进行计数；ⅱ计数原理——若干个电路状态循环一周给出一个进位脉冲；ⅲ计数制即计数容量，等于参与循环的状态数。关于自启动：ⅰ参与循环的电路状态称为有效状态，没有利用的状态称为无效状态；ⅱ当电路处于无效状态时，经过若干脉冲能够进入有效循环，称电路能够自启动。否则为无法自启动；ⅲ时序逻辑电路的分析与设计都必须说明电路能否自启动。三、常用同步时序逻辑集成电路1、移位寄存器（1）电路结构（2）电路功能ⅰ触发器激励方程D3=Q2；D2=Q1；D1=Q0；D0=DI；ⅱ触发器次态方程Q3*=Q2；Q2*=Q1；Q1*=Q0；Q0*=DI；ⅲ电路状态循环表CLKDIQ3Q2Q1Q0000000110001210011300110411101501010600100701000800000ⅳ电路功能数据DI=1101，经过4个脉冲，逐位依次向右移位存入Q3Q2Q1Q0，可并行输出或再经过4个脉冲串行移出。2、计数器十六进制加法计数器（1）电路结构（2）触发器激励方程T3=Q2Q1Q0T2=Q1Q0T1=Q0T0=1（3）触发器次态方程和输出方程Q3*=Q3⊕(Q2Q1Q0)Q2*=Q2⊕(Q1Q0)Q1*=Q1⊕Q0Q0*=Q0′C=Q3Q2Q1Q0（4）电路状态循环图（5）电路功能同步十六进制加法计数器，下降沿有效。关于加法计数器：加法计数器是指电路状态的循环顺序具有状态逐渐加1的特点，电路本身并未作二进制加法运算。同步十六进制加法计数器74LS161增加了预置数功能，电路结构、功能表以及逻辑符号如下：CLKRD´LD´EPET工作状态×0×××异步置零↑10××同步置数×1101保持×11×0保持（但C=0）↑1111计数阅读复杂电路图应当按信号化繁为简：ⅰ首先看各个触发器的触发脉冲是否一致，上升沿有效还是下降沿有效；ⅱ其次看异步清零信号高电平有效还是低电平有效；ⅲ输入端有多种控制信号一定是一种控制信号单独作用。当LD′=0时，或门G16-G19失去对J、K的控制，与非门G8-G15使JK触发器变成D触发器，下一个脉冲到达数据存入，数据存入与脉冲同步。当LD′=1时，与非门G8-G15失去对J、K的控制，若EP=ET=1，或门G16-G19使JK触发器的激励方程如前所述，电路为十六进制加法计数器。如果EP、ET任何一个为0，电路因各个触发器J=K=0处于保持状态。ⅳ熟练掌握使用逻辑框图符号表示集成电路，一般输入信号在左，输出信号在右，引脚符号必须与有效信号类型相对应，框图大小合适即可。十六进制减法计数器（1）电路结构（2）触发器激励方程T3=Q2′Q1′Q0′T2=Q1′Q0′T1=Q0′T0=1（3）触发器次态方程和输出方程Q3*=Q3⊕(Q2′Q1′Q0′)Q2*=Q2⊕(Q1′Q0′)Q1*=Q1⊕Q0′Q0*=Q0′B=Q3′Q2′Q1′Q0′（4）电路状态循环图（5）电路功能同步十六进制减法计数器，下降沿有效。关于减法计数器：减法计数器是指电路状态的循环顺序具有逐渐减1的特点，电路本身并未作二进制减法运算。双时钟同步十六进制计数器74LS193（1）电路结构（2）电路功能CLKUCLKDRDLD´工作状态××1×异步置零××00异步置数↑101加法计数1↑01减法计数注意：异步清零高电位有效；预置数立刻生效；计数脉冲分别从CLKU、CLKD进入完成加法计数与减法计数，进位与借位信号低电平有效。（3）电路逻辑符号十进制加法计数器（1）电路结构（2）触发器激励方程T3=Q2Q1Q0+Q3Q0T2=Q1Q0T1=Q3′Q0T0=1（3）触发器次态方程和输出方程Q3*=Q3⊕(Q2Q1Q0+Q3Q0)Q2*=Q2⊕(Q1Q0)Q1*=Q1⊕(Q3′Q0)Q0*=Q0′C=Q3Q0（4）电路状态循环图（5）电路功能同步十进制加法计数器，下降沿有效，能自启动。同步十进制加法计数器74LS160增加了预置数功能，电路结构、功能表以及逻辑符号如下：CLKRD´LD´EPET工作状态×0×××异步置零↑10××同步置数×1101保持×11×0保持（但C=0）↑1111计数74LS161、74LS160的引脚分布和逻辑符号一致，功能表相似，只有计数制的区别。十进制减法计数器（1）电路结构（2）触发器激励方程T3=Q2′Q1′Q0′T2=Q1′Q0′

(Q3+Q2+Q1)T1=Q0′

(Q3+Q2+Q1)T0=1（3）触发器次态方程和输出方程Q3*=Q3⊕(Q2′Q1′Q0′)Q2*=Q2⊕(Q1′Q0′

(Q3+Q2+Q1))Q1*=Q1⊕(Q0′

(Q3+Q2+Q1))Q0*=Q0′B=Q3′Q2′Q1′Q0′（4）电路状态循环图（5）电路功能同步十进制加法计数器，下降沿有效，能自启动。双时钟同步十进制计数器74LS192与双时钟同步十六进制计数器74LS193功能表相似，只有计数制的区别。任意进制计数器的构建构建任意进制计数器通常以十进制计数器74LS160、74LS192为基础，运用其异步清零功能，同步或异步置数功能，应注意以下三个问题：ⅰ构建大于十的计数制首先须对十进制计数器进行级联；ⅱ使用异步功能由最后一个脉冲到达后的电路状态产生异步信号，使用同步功能由倒数第二个脉冲到达后的电路状态产生同步信号；ⅲ进位信号由倒数第二个脉冲到达后的电路状态产生，有一个脉宽。（1）计数器的级联两片十进制计数器可以级联为百进制计数器，三片十进制计数器可以级联为千进制计数器，以此类推。并行进位法74LS160并行进位法级联，是将计数脉冲同时给予各片，上片的进位作为下片的使能。上片计了9个数，进位C=1，下片使能，当第10个脉冲到达下片计一个数。如图：74LS160串行进位法级联，是各片同时使能，但仅将计数脉冲给予首片，上片进位取反作为下片计数脉冲。上片计了9个数，进位C=1，下片计数脉冲为下降沿不能计数，当第10个脉冲到达上片C=0，下片计数脉冲为上升沿计一个数。如图：串行进位法74LS192因进位脉冲低电平有效，所以直接使用串行进位法进行级联，如图：（2）任意进制计数器的构建方法ⅰ明确计数器初态，一般取0态，选择清零或置数方法，画出状态循环图。比如构建六进制计数器，以0为初态，清零法、置数法的状态循环图分别为：异步清零法状态循环图同步置数法状态循环图ⅱ由状态循环图的最后状态中的全部1经与非门产生低电平的清零或置数信号，经与门则产生高电平信号。对于六进制计数器，异步清零信号RD′=(Q2Q1)′，预置数信号LD′=(Q2Q0)′ⅲ清零法由状态循环图的倒数第二状态中的全部1经与门产生高电平的进位信号，置数法仍由最后状态产生（二者均为倒数第二个脉冲到达后的电路状态）。若使用与非门，则进位信号低电平有效。对于六进制计数器，进位信号C=Q2Q0ⅳ画出电路图，器件使能。六进制计数器电路图如下：异步清零电路同步置数电路同理，可得二十五进制计数器电路图如下：异步清零电路同步置数电路3、序列信号发生器序列信号发生器可重复产生指定长度的任一串行数据，电路的实现应注意以下两个问题：ⅰ串行数据的长度为N，则一定需要一个N进制计数器，N进制计数器可按前述方式构建。输出变量1个，N个状态对应输出所需数据，N个状态循环重复产生串行数据序列。ⅱ输出变量与N进制计数器状态变量之间为组合逻辑关系，实现方式多样，尽量选择MSI电路实现。如8位序列10101111发生器，若选择计数器74LS161，因相当于两个八进制计数器而无需改动，输出可选择八选一数据选择器实现，电路图如下：10101111序列发生器而11位序列10010111010发生器，首先需要将74LS161改成11进制计数器，输出与状态变量之间的真值表为：CLK顺序

Q3Q2Q1Q0Z00000110001020010030011140100050101160110170111181000091001110101001100001逻辑函数为：Z=Q3′Q2′Q1′Q0′+Q3′Q2′Q1Q0+Q3′Q2Q1′Q0+Q3′Q2Q1Q0′+Q3′Q2Q1Q0+Q3Q2′Q1′Q0仍用八选一数据选择器实现，对比逻辑函数Z=A2′A1′A0′D0+A2′A1′A0D1+A2′A1A0′D2+A2′A1A0D3+A2A1′A0′D4+A2A1′A0D5+A2A1A0′D6+A2A1A0D7令A2=Q3，A1=Q2，A0=Q1，则D0=Q0′，D1=D2=D4=Q0，D3=1，D5=D6=D7=010010111010序列发生器四、同步时序逻辑电路的设计1、同步时序逻辑电路设计方法（1）梳理逻辑关系，弄清楚有无输入变量、输出变量及其个数，分别用A、B及Y、Z表示并赋值；（2）设电路初态为S0，绘制状态循环图实现逻辑功能；（3）化简状态循环图，如果在所有输入情形下两个状态的次态与输出均完全一致则等效合并；（4）确定触发器的类型与个数N，电路的状态数2N应大于等于状态循环图所需状态数；（5）进行状态编码，一般将电路2N个状态顺序分配给状态循环图的各个状态；（6）画出电路次态/输出卡诺图，二者均由输入、初态决定，因此卡诺图的变量数等于触发器的个数加输入变量的个数；（7）分解出各个触发器次态变量及输出变量的卡诺图，并进行化简；（8）将触发器次态方程与其特性方程进行对比，得出各个触发器的激励方程；（9）绘制电路图，信号流从左至右，各个触发器统一时钟信号；（10）当电路2N个状态存在未用状态时，应分析电路处于这些未用状态能否自启动。2、同步时序逻辑电路设计实例

1100串行数据检测器（1）输入变量为A，输出变量为Y；（2）绘制电路状态循环图实现串行数据检测功能，如下图：（3）化简状态循环图，状态S0、S3、S4在输入A取0和1两种情形下其次态与输出均相同，可以合并。（4）选择2个JK触发器。（5）进行状态编码。SQ1Q0S000S101S210S311（6）画出次态/输出卡诺图。00011110000/000/000/111/0101/010/001/010/0AQ1Q0Q1*Q0*/Y（7）触发器次态变量、输出变量卡诺图。000111100000110101AQ1Q0Q1*=AQ1′Q0+Q1Q0′000111100000111010AQ1Q0Q0*=AQ1′Q0′+AQ1Q0+A′Q1Q0′000111100001010000AQ1Q0Y=A′Q1Q0（8）触发器激励方程将触发器次态方程与其特性方程比较，可得：J1=AQ0，K1=Q0；J0=A⊕Q1，K0=(AQ1)′（9）电路图汽车道闸控制电路汽车道闸结构如图，当摄像头传感器和地磁传感器同时检测到车辆时道闸打开，若地磁传感器未检测到车辆闭闸，仅地磁传感器检测到车辆道闸维持原态。（1）地磁传感器A检测到车辆输出1，未检测到车辆输出0；摄像头传感器B检测到车辆输出1，未检测到车辆输出0；道闸控制信号Y，输出1道闸打开，输出0道闸关闭。（2）电路状态循环图如下：（3）化简状态循环图。（4）选择2个JK触发器。（5）进行状态编码。SQ1Q0S000S101S210（6）画出电路次态变量/输出变量卡诺图。000111100000/000/0xx/x00/00101/001/0xx/x01/01110/110/1xx/x10/11001/001/0xx/x10/1ABQ1Q0Q1*Q0*/Y（7）触发器次态变量、输出变量卡诺图000111100000x00100x01111x11000x1ABQ1Q0Q1*=AB+AQ1Q1*000111100000x00111x11100x01011x0ABQ1Q0Q0*=A′B+AB′Q1′Q0*000111100000x00100x01111x11000x1ABQ1Q0YY=AB+AQ1（8）触发器激励方程Q1*=AB+AQ1=ABQ1′+AQ1对触发器次态方程进行形式变换：Q0*=(A′B+AB′Q1′)Q0′+(A′B+AB′Q1′)Q0比较触发器特性方程可得：J1=AB，K1=A′J0=A′B+AB′Q1′，K0=

(A′B+AB′Q1′)′（9）电路图（10）自启动分析当电路处于未使用的11状态时，计算各种输入情形下的次态均能进入有效循环，电路能够自启动。五、面向复杂工程问题时序逻辑电路设计既要考虑逻辑实现与工程实际，还要考虑内部电路之间的制约因素。第七章脉冲的产生与整形电路一、施密特触发器施密特触发器是脉冲产生与整形电路的关键器件。1、CMOS非门组成施密特触发器（1）电路结构（2）电压传输特性

VI从0逐渐增加到VDDVA随着VI的增加而增加，只要VA<VTH，VO=0，电路电流I如图：I=VI/(R1+R2)，VA=IR2=VIR2/(R1+R2)当VA=VTH，VI=VT+=(1+R1/R2)*0.5VDD当VA>VTH，VO=VDD，电压特性如下：

VI从VDD逐渐减少到0I=(VDD-VI)/(R1+R2)，VA=VDD-IR2当VA=VTH，VI=VT-=(1-R1/R2)*0.5VDD当VA<VTH，VO=0，电压特性如下：VA随着VI的减少而减少，只要VA>VTH，VO=VDD，电路电流I如图：总的电压传输特性如下：回差电压∆VT=VT+-VT-是施密特触发器的基本特征，视输出与输入是否存在逻辑反关系，施密特触发器的逻辑符号表示为：或（3）逻辑符号（4）波形变换与脉冲整形施密特触发器可以把边沿变化缓慢的正弦波、三角波变成脉冲信号。可以对发生畸变的脉冲信号进行整形。2、集成施密特触发器CD4016六组施密特反相触发器，回差电压不可调，大小与电源电压有关。二、单稳态触发器单稳态触发器只有一个稳定状态，在触发信号作用下进入暂态，经过一定时间会重回稳定状态，暂态时间取决于电路参数，与触发信号无关。可用于延时和脉冲整形。

CMOS门电路组成微分型单稳态触发器（1）电路图（2）波形图波形分析注意以下几点：ⅰ当VI=0时，电路进入稳态0，电容处于开路，端电压为0；ⅱ当触发信号VI上升沿到达时，电路进入暂态1，电容因端电压为0不能突变，导致电容一端电位突变另一端电位必然跟着突变，从而出现电容充放电过程；ⅲ暂态时长取决于电容C从0充电至VTH的时间，充电时间由三要素法计算。可见暂态脉宽与触发信号无关，仅由电路参数决定。（3）暂态脉宽由三要素公式：暂态脉宽为：

三、多谐振荡电路1、施密特触发器组成多谐振荡电路（1）电路图（2）周期VO为高电平的时间T1等于电容C从VT-充电至VT+的时间，VO为低电平的时间T2等于电容C从VT+放电至VT-的时间。占空比q=T1/T不可调。若需调整占空比，可修改电路如下：改变了充放电回路，占空比可调。2、CMOS非门组成非对称式多谐振荡电路（1）电路图波形分析注意以下问题：从上电过程可知，电容C左端电位始终比右端高VTH，因此当右端电位VO2突然增加或减少VDD时，按照换路定理，电容两端电压不能突变，电容左端电位VI1将同时跟着增加或减少VDD。（2）周期VO2为低电平0时，电容C经回路VO1（高电平VDD）-R-VI1-C-VO2充电，VI1=VC，C从（VTH-VDD）充电至VTH的时间即T1。VO2为高电平1时，电容C经回路VO2-C-VI1-R-VO1放电，VI1=VR，R电压从（VTH+VDD）下降至VTH的时间即T2。周期T=2RCln3四、555定时器1、电路结构2、电路功能输入输出RD´THTR´VOTD状态0××0导通1>VR1>VR20导通1<VR1>VR2不变不变1<VR1<VR21截止1>VR1<VR21截止当5脚悬空时，VR1=2/3VCC，VR2=1/3VCC；当5脚接VCO时，VR1=VCO，VR2=1/2VCO。3、555定时器接成施密特触发器（1）电路图2、6脚短接作为输入端（2）电压传输特性

VI从0逐渐增加到VCC当VI<1/3VCC时，RS触发器置1信号，VO为1；当1/3VCC<VI<2/3VCC时，RS触发器保持信号，VO为1；当VI>2/3VCC时，RS触发器清零信号，VO为0。如图：

VI从VCC逐渐减少到0当VI<2/3VCC时，RS触发器清0信号，VO为0；当1/3VCC<VI<2/3VCC时，RS触发器保持信号，VO为0；当VI<1/3VCC时，RS触发器置1信号，VO为1。如图：总的电压传输特性为：为具有逻辑反的施密特触发器，∆VT=1/3VCC。4、555接成单稳态触发器（1）电路图（2）波形图当VI=1，RS触发器清零信号，电路处于稳态0，VO=0。当触发信号VI=0到达，RS触发器置1信号，VO为1，电路进入暂态1。VCC-R-C-GND电路开始充电，当VC充电至2/3VCC时，RS触发器清零，电路重新进入稳态0。暂态脉宽为：5、555接成多谐振荡器（1）电路图先接成施密特触发器，再接成多谐振荡器。（2）波形图充电回路：VCC-R1-R2-C-GND，VC从1/3VCC充电到2/3VCC的时间即T1。放电回路：7脚-R2-C-GND，VC从2/3VCC放电到1/3VCC的时间即T2。（3）周期T=T1+T2=(R2+R1)Cln2+R2Cln2第八章模-数转换和数-模转换将模拟信号转换为数字信号（A/D转换），运用数字集成电路进行信息处理，如需要也可以再将数字信号转换为模拟信号（D/A转换），这在电子系统中具有重要的应用，相应功能的电路称为ADC、DAC模块。ADC和DAC模块种类较多，但A/D和D/A转换的关键性能主要取决于转换精度和转换速度。一、D/A转换1、全电阻