2025年ADCDAC芯片测试白皮书

一、ADC术语介绍 5 6 6 6 6 6 7 7 7 8 8 8 9 9 二、ADC静态参数分析 三、DAC术语介绍 27 四、DAC静态参数计算 五、ATX7006上的线性计算 39 41 42 42 43 43 43 43 44 45 46七、ATX7006上的动态计算 48八、ADC直方图测试 49 49 49 3.ATX7006 九、DAC频率响应 十、以AD7671-16bitADC 55 71 72 74 75 十一、以AD924414-bitHSADC为例测试工程文件的配置 86 3.ATX7006系统设置 十二、以LTC2641-16bitDAC为例测试工程文件的配置 十三、测量基于梯形电阻的D/A转换器的参考电流 附件一：《ATX7006待测板设计指南：提升ADC/DAC测试准确性》 附件二：AD7671静态测试结果图 附件三：AD7671动态测试结果图 附件四：AD9244静态测试结果图 附件五：AD9244动态测试结果图 附件六：LTC2641静态测试结果图 l孔径延迟l孔径抖动l(转换）延迟l转换时间l端点和最佳拟合线l直流共模误差l差分增益误差l差分非线性误差(DNL/DNLE)l差分相位误差l满刻度误差l增益误差l积分非线性误差(INL/INLE)l非单调性l偏移误差l量化误差l信噪比和失真(SINAD)l信噪比(SNR)l无杂散动态范围(SFDR)l总谐波失真(THD)l未调整总误差(TUE)时钟信号（有效）边沿到来后，到输入信号被采集或保持以进行转换的时间间隔。相邻采样点之间孔径延迟的变化量。孔径抖动会导致噪声水平上升。启动一次转换到第一个转换数据出现在输出端之间的时钟周期数。每个采样点的数据在流水线延迟加上采样后的输出延迟后可用。完成一次转换所需的时间。该时间不包括采集时间、多路复用器的建立时间或其他元件耗时，因此转换时端点线（EndPointLine基于转换器理想转换特性的端点所确定的参考线。最佳拟合线（BestFittingLine通过最小二乘法等拟合方法得到的最贴近实际转换特性的参考线。相关参考：ADC参数计算适用于差分输入的模数转换指标。当两个输入端施加相同电压并变化时，输出代码的变化量。当输入不同直流电平、相同幅度的（高频）正弦波时，输出电平的差异（以百分比表示）。实际转换步长与理想1LSB步长的最大偏差。DNL表示代码递增时，对应模拟输入信号的实际步长与理想1LSB步长的偏离程度。作为静态指标，DNL与动态指标信噪比（SNR）相关，但无法仅通过DNL预测噪声性能，仅知DNL偏离零值时SNR可能恶化。相关参考：ADC参数计算-DNL误差两个不同直流输入电平下，重建的小信号正弦波输出相位的差异。最后一个转换点（或跳变点）与理想转换点的误差，等于增益误差与偏移误差之和。相关参考：ADC参数计算-满量程误差扣除偏移误差后的满量程误差，反映传输特性曲线斜率与理想斜率的偏差（参考线方程\(y=ax+b\)中的斜率a）。增益误差可通过公式\((N-1)/a-(N-1)\)计算，其中N为跳变点数量，\(N-1\)为跳变点间的步数。9相关参考：ADC参数计算-增益误差INL描述了实际转换特性与参考线（端点线或最佳拟合线）的偏离程度，该参考线可以是端点线或最佳拟合线。INL不包含量化误差、偏移误差或增益误差，它用于衡量传输函数的线性度，其值可能大于差分非线性误差（DNL），DNL误差的大小和分布决定了转换器的积分线性度。INL是静态指标，与总谐波失真（THD，动态指标）相关，但无法仅通过INL预测失真性能，仅知INL偏离零值时THD可能恶化。相关参考：ADC参数计算-INL误差模数转换器输出中不存在某些理论上应有的数字代码。模拟输入信号单调增加时，数字输出代码非单调变化的现象（如出现代码回落）。端点计算：第一个转换点与理想转换点的误差。最佳拟合线计算：最佳拟合参考线与理想传输线的偏移量。相关参考：ADC参数计算-偏移误差A/D转换器输出在1lsb范围内保持不变。因此，如果输入电压从A/D转换器步长的起始点上升到下一个A/D转换器步长，误差将从0增加到1lsb。信号（或载波）功率与采样频率一半以下频段内所有其他频谱分量（不含直流）功率的比值。相关参考：动态参数计算-SINAD输出信号幅度与输出噪声电平（不含谐波和直流）的比值。SNR通常随频率升高而下降，因ADC内部比较器在较高的输入转换速率下精度降低，这种精度损失在ADC输出端表现为噪声。ADC噪声主要来源包括：l量化噪声：量化噪声源于量化过程——即为一系列输入值分配输出代码的过程。随着分辨率的提高，量化噪声的幅度会降低，因为更高分辨率下的最低有效位（LSB）尺寸更小，从而减小了最大量化误差。对于输入满量程正弦波的ADC，其理论最大信噪比由量化噪声决定，计算公式为20×log(2^(n-1)×√6)，约等于6.02n+1.76dB（其中n为分辨率位数）。在理想线性但存在噪声的系统中，信噪失真比（SINAD）和信噪比（SNR）可视为等同。l转换器自身噪声：内部电路产生的噪声。l应用电路噪声：由电路设计和布局引入的噪声。l抖动：在输入信号幅度接近满量程之前，信噪比会随输入幅度的增加而提高。在输入信号接近满量程之前，SNR与输入信号以相同的速率增加——即输入信号幅度每增加1dB，SNR也会增加1dB。这是因为随着信号幅度的增加，量化台阶尺寸在总信号幅度中所占的比例变小。然而，当输入幅度开始接近满量程时，SNR随输入信号的增长速率会下降。此外，由于抖动的影响加剧，SNR性能在高频下会进一步恶化。信号功率与频谱中最大杂散信号功率的分贝差。相关参考：动态参数计算-SFDR信号（或载波）功率与谐波频谱分量（载波频率的整数倍）功率的比值。ATX7006等器件默认计算7次谐波（可调整）。相关参考：动态参数计算-THD包含线性误差、增益误差和偏移误差的综合指标，表征器件实际性能与理想性能的最坏情况偏差。相关参考：ADC参数计算-TUE模数转换器的线性度参数计算（如INLE、DNLE等）基于设备的转换点（或跳变点）。为确定ADC的转换点，需向设备输入端施加具有足够步进的精确（模拟）斜坡信号，并通过测量输出代码推导转换点位置。ATX7006设备及其配套软件ATView7006实现了两种确定跳变点的方法：l跳变点搜索法（Trip-pointSearchMethod通过算法“搜索”跳变点，考虑测量代码在结果数组中的位置。l代码排序法（SortCodesMethod根据代码在结果数组中的出现次数衡量LSB步长。1）跳变点搜索法从代码x到代码x+1（x→x+1）的跳变点搜索流程如下：首先在数据数组中查找代码x的首次出现位置，以及代码x+1的最后出现位置（若代码x+1的最后出现位置晚于代码x的最后出现位置，则改用代码x的最后出现位置）。这两个位置将确定跳变点的搜索区间。在该搜索区间内，统计代码x及小于代码x的出现次数。跳变点的位置被设定为代码x首次出现的位置，加上上述统计的次数（即该区间内代码x及更小代码的总出现次数）。起始和结束处的缺失代码将以首次找到的跳变点为参考，用理想转换器步长（DNLE=0）外推得出。末尾的跳变点从最后找到的跳变点外推得出。所有其他缺失代码会导致DNLE为-1：跳变点被置于与其前一跳变点相同的位置。噪声或测量分辨率不足会导致DNLE小于1个lsb。示例：a）无噪声捕获的数字数据阵列：0123456789code000000111111222计数：6跳变点放置位置：跳变点位于位置5到6之间。跳变点电压为：Vtrip=Vstart+(count+startpos)*Vstep-*Vstep其中：Vstart=所提供斜坡信号的起始电压。count=代码0出现的次数。startpos=首次找到代码的位置，此处为位置0。Vstep=所提供斜坡信号的电压步长。捕获的数字数据阵列：0123456789code000101111201222计数：5跳变点位于位置4到5之间捕获的数字数据阵列：0123456789code000200222222333计数：5两个跳变点都位于位置4到5之间所有代码在数据数组中按升序排列。排序后，数据数组从所有测量到的代码0开始，接着是代码1，依此类推。因此，代码在原始测量数据中的位置不影响排序结果。使用该方法时，DNL不会出现小于-1LSB的情况。示例排序前捕获的数字数据数组：23456789code000101111201222后捕获的数字数据数组：code如前一章所述，A/D转换器的线性度参数计算基于设备的转换点（或跳变点）。下面将讨论以下参数：l偏移误差l满刻度误差l增益误差l积分非线性误差（INL误差或INLE）l差分非线性误差（DNL误差或DNLE）l未调整总误差(TUE)ADC示例为了解释A/D转换器的线性度参数，下图可以将一些ADC示例与理想的4位ADC相叠加。1/2LSB选项显示的ADC，其第一个转换点从半LSB开始，而不是1LSB。绘图可显示五种不同的ADC数据：2)ADC2：仅有增益误差的ADC3)ADC3：有偏移、增益和线性误差的ADC，无缺失码4)ADC4：有偏移、增益和线性误差的ADC，缺少一个代码（代码8）5)随机ADC数据：随机误差。使用“新建ADC数据（NewADCdata）”按钮新建ADC点击进入上图所示绘图插件绘图插件中提供以下ADC数据展示选项：l跳变点图（Trip-points）：理想ADC的传输曲线与示例ADC（蓝线）叠加显示。l端点叠加图（Endpointoverlay）：叠加端点参考线及示例ADC相对于该线的误差（蓝线）。l最佳拟合叠加图（Bestfitoverlay）：叠加最佳拟合参考线及示例ADC相对于该线的误差（蓝线）。l端点误差图（Endpointerror）：示例ADC相对于端点参考线的误差（单位：LSB）。l最佳拟合误差图（Bestfiterror）：示例ADC相对于最佳拟合参考线的误差（单位：LSB）。l差分误差图（Differentialerror示例ADC每个转换台阶的误差（单位：LSB不包含首尾台l未调整总误差图（Totalunadjustederror示例ADC相对于理想传输线的误差（单位：LSB）。对于跳变点(1)、端点叠加(2)和最佳拟合叠加(3)，x轴可显示电压或LSB。差分误差(6)显示每一步的误差，不包括第一步和最后一步。对于前三种展示方式，y轴显示(ADC输出)代码，x轴显示(ADC输入)电压或LSB。对于其他四种展示方式，x轴显示跳变点(点1为第一个跳变点或从0到1的过渡点)，但上述差分误差图(6)除外，其y轴显示以LSB为单位的误差。参数计算要确定ADC的误差参数，需要一条参考线。常用的参考线有两种：l端点线l最佳拟合线图1端点线是第一过渡点和最后过渡点之间的一条直线。因此，只有第一个点和最后一个点才用于计算参考线。端点误差图(4)的第一个点和最后一个点始终为零。在端点叠加模式(2)下，第一个和最后一个过渡点等于设备的第一个和最后一个过渡点。最佳拟合线计算使用所有过渡点。使用最小二乘线性回归算法。最佳拟合线(y=ax+b)的方程为：其中：最佳拟合线将正好位于所有误差的中心。在最佳拟合误差图表示法(5)中，零线以上所有误差之和等于零线以下所有误差之和（零线是最佳拟合参考线）。最佳拟合线总是能得到更好的INLE结果，但使用端点线更为常见。端点叠加图(2)与图1左图相对应。最佳拟合图(3)与右图相对应。偏移误差是第一个过渡点（或跳变点）与理想过渡点之间的误差（基于端点计算）。对于最佳拟合线计算，偏移误差是最佳拟合参考线的偏移量（与理想传输线相关）。示例：ADC1：端点参考线为y=1.000x+0.250。端点参考线与理想第一个跳变点的偏移为-0.25LSB。另请参见端点覆盖展示图（2）并选择x轴=LSB，端点参考线的第一个跳变点比理想线的跳变点小0.25LSB。ADC4：选择最佳拟合覆盖展示图（3）并设置x轴=LSB，最佳拟合参考线（橙色线）与理想第一个跳变点的偏移为0.90LSB。去绘图偏移误差的更好说法是零刻度误差。偏移一词意味着所有转换的误差都相等。在零刻度值附近存在强烈非线性的情况下，这一定义可能会产生误导，而不那么模糊的零刻度误差则是更好的术语。满量程误差是最后一个过渡点（或跳变点）与理想过渡点之间的误差（端点满量程误差）。它等于增益误差与偏移误差之和。示例：ADC1：满量程误差等于偏移误差：-0.25+0.00=-0.25LSB。ADC2：满量程误差等于增益误差：0.00+(-0.70LSB)=-0.70LSB。最后一个跳变点比理想最后跳变点提前约0.45LSB。ADC3：最佳拟合满量程误差约为-1.5LSB（-1.18+-0.28=-1.48LSB）。参见最佳拟合覆盖展示图（3）中参考线（橙色线）的最后跳变点，其位置比理想跳变点提前约1.5LSB。去绘图增益误差等于满量程误差减去偏移误差，是（端点或最佳拟合参考线）与传输特性理想斜率的偏差。斜率可从参考线方程y=ax+b的系数“a”中获取。增益误差计算公式为：(N-1)/a-(N-1)，其中N为跳变点数量，N-1为跳变点之间的步数。示例：以下示例中的ADC均为4位转换器，具有16个台阶和15个跳变点。例如，对于ADC2，ADC4：选择最佳拟合展示图（3）并设置x轴=LSB，从图中读取满量程误差约为0.3LSB（精确值为0.34LSB最佳拟合参考线（橙色线）的最后跳变点比理想跳变点大0.3LSB）。偏移为0.9LSB，去绘图积分非线性误差描述与参考线的偏离程度，不包含偏移和增益误差，用于衡量传输函数的线性度。DNL误差的大小和分布决定了转换器的积分线性度，INLE表示DNL误差的累积和。INL误差计算公式为：其中，Vtrp(x)是代码x-1到x的转换。Vzs是基准线的零刻度电压（起始电压）。ALSB是实际（或测量）LSB步长。实际LSB步长由ILSB/a计算得出，其中ILSB是理想LSB步长，“a”是参考线的示例：ADC3：选择最佳拟合误差图（5最大偏差出现在跳变点8（过渡7→8，另见最佳拟合覆盖展示图）。ADC1：仅存在偏移误差，INL误差为零。ADC2：仅存在增益误差，无线性误差。去绘图1LSB步长的最大偏差。DNL计算中的1LSB步长基于测量（或实际）的LSB步长。实际1LSB步长LSB(1/a)和理想的1LSB步长之间的差别非常小。DNL的计算方法如下：其中，ALSB是实际的1LSB步长。Vtrp(x+1)是代码x变为x+1的跳闸点电压，Vtrp(x)是代码x-1变为x的跳闸点电压。DNLE为-1或更小时可能表示丢码。上图中的ADC4缺失代码8，在差分误差展示图（6）中可看到-去绘图ADCDNL误差在ATX7006计算中启用“搜索跳变点算法（searchtrip-pointalgorithm）”选项时，DNLE可能小于-1LSB（跳变点出现在前一跳变点之前这通常由测量分辨率不足、信号源噪声或ADC噪声导致。启用“排序代码”选项后，DNLE不会小于-1LSB。总未调整误差是包含线性误差、增益误差和偏移误差的指标，反映器件与理想性能的最坏情况偏差。TUE计算公式为：其中，其中Vtrpx是从代码x-1到x的转换电压。Vzs是（理想）ADC的零刻度电压（起始电压）。ILSB是理想的LSB步长。在图中选择总未调整误差图（7）作为示例。跳变点图（1）也将显示与理想转换器相关的设备总误差。去绘图代码误差是理想（预期）代码与当前代码之间的误差，以LSB为单位的总未调整误差四舍五入至最接近的整数。从开始转换到第一次转换的数据出现在输出端之间的时钟周期数。每次采样的数据都会在管道延迟加上采样后的输出延迟之后出现。进行一次转换所需的时间。D/A转换器的线性参数计算（INLE、DNLE等）基于设备的输出电压。D/A转换器的输出电压可通过将数字代码应用到设备的输入端来测量。将讨论以下参数：l偏移误差l满量程误差l增益误差l积分非线性误差（INL误差或INLE）l差分非线性误差（DNL误差或DNLE）l未调整总误差(TUE)DAC示例为了解释D/A转换器的线性度参数，下图可以将一些DAC设备示例与理想的4位DAC相叠加。该图可显示五种不同的DAC数据：2)DAC2：只有增益误差的DAC3)DAC3：具有单调偏移、增益和线性误差的DAC4)DAC4：有偏移、增益和线性误差，非单调的DAC5)随机DAC数据：随机误差。使用“新建DAC数据”按钮新建DAC绘图程序（点击此链接进入下图所示的绘图程序）以下是DAC数据展示：（1）传输图：叠加理想DAC和示例DAC（蓝线）的传输图（2）端点叠加：叠加端点线和与端点线（蓝线）相关的DAC误差（3）最佳拟合叠加：叠加最佳拟合线和与最佳拟合线相关的DAC误差（蓝线）（4）端点误差：示例DAC与端点参考线相比的误差（以LSB为单位的误差）（5）最佳拟合误差：示例DAC与最佳拟合参考线相比的误差（误差以LSB为单位）（6）差分误差：示例DAC每一步的误差（以LSB为单位）（7）未调整总误差：示例DAC与理想线相比的误差（以LSB为单位）差分误差(6)显示了每一步的误差。在前三个示例中，Y轴显示（DAC输出）电压或LSB，X轴显示（DAC输入）代码。在其他4种情况下，Y轴显示的是以LSB为单位的误差。参数计算与ADC误差参数计算类似，参数计算也需要参考线。同样使用参考线：l端点线l最佳拟合线端点线是第一输出电压和最后输出电压之间的一条直线。因此，在计算参考线时只使用测量到的第一个和最后一个电压。端点误差图的第一个和最后一个电压始终为零。最佳拟合线计算使用所有电压。这里也使用了最小二乘线性回归算法。为完整起见，再次给出最佳拟合线其中：当数字输入代码（大部分为0或半刻度）设置为理想输出电压0V时的输出电压（终点计算）。对于最佳拟合线计算，偏移误差是最佳拟合参考线与理想传输线之间的偏移。示例：DAC1：代码0处的输出电压从0V以上0.5LSB(0.15V)开始，偏移误差为0.5LSB。DAC2：代码0的输出电压从0V开始，偏移误差为0LSB。DAC3：代码0的输出电压从0V以下开始。它的负偏移量为-0.25LSB，用于终点显示。最佳拟合参考线从0V以下1.41LSB开始，请参见最佳拟合叠加演示(3)。最佳拟合偏移误差为-1.41LSB。DAC4：代码0的输出电压从0V以上0.25LSB开始。终点偏移误差为0.25LSB。最佳拟合线从0V以上1.10LSB开始（选择最佳拟合叠加(3)显示）。最佳拟合偏移误差为1.10LSB。绘图程序满量程误差是满量程输出电压（最大输入代码）与理想满量程输出电压（端点满量程误差）之间的误差。它等于增益误差和偏移误差之和。示例DAC1：代码最大值（代码15）时的输出电压比满量程电压（4.5V）高0.5LSB(0.15V)。满量程误差等于偏移误差(0.5LSB)。DAC2：代码最大值（代码15）时的输出电压低于满量程电压(4.5V)0.75LSB。满量程误差等于增益误差（-0.75LSB）。DAC3：代码最大值时的输出电压比满量程电压高0.45LSB。端点满量程误差为-0.25LSB+0.70LSB=0.45LSB。最佳拟合参考线的终点低于满量程电压0.43LSB，请参见最佳拟合叠加图(3)。最佳拟合满量程误差为-1.41LSB+0.98LSB=-0.43LSB。绘图程序增益误差等于满量程误差减去偏移误差。它是（端点或最佳拟合参考线）相对于传输特性理想斜率的偏差。斜率可从参考线方程y=ax+b中的“a”得出。增益误差可通过公式(a-1)(N-1)计算，其中N为转换器的步数。示例DAC2：参考满量程误差，(0.95-1)(16-1)=-0.75最低有效位（LSB）。DAC3：端点满量程误差为0.45LSB。增益误差为0.45-(-0.25)LSB=0.7LSB，或者通过(1.0467-1)(16-1)=0.7LSB计算得出。最佳拟合参考线在满量程以下0.43LSB处结束，详见最佳拟合覆盖图（3）。最佳拟合满量程误差为-0.42LSB。增益误差为-0.43LSB-(-1.41)LSB=0.98LSB，或者通过(1.0653-1)(16-1)=0.98LSB计算得出。绘图程序积分非线性误差描述的是对参考线的偏离。参考线可以是端点线或最佳拟合线。它是对传递函数直线度的测量，可能大于差分非线性误差。DNL误差的大小和分布将决定转换器的积分线性度。INL误差的计算公式如下：其中，V(x)是输入代码x时的输出电压，Vzs是基准线的零刻度电压。ALSB是实际（或测量）的LSB步长。实际LSB步长由ILSB/a计INL是静态指标，与THD（动态指标）相关。不过，失真性能无法通过INL规格来预测，只能说当INL偏离零时，THD会趋于恶化。示例：对于INL图，请选择最佳拟合误差(4)或终点误差(5)显示。与零线（零线为参考线）的最大偏差即为INL误差（积分非线性误差）。DAC4：选择最佳拟合误差图(5)或终点误差图(4)。最大偏差位于代码6。端点INL误差为2.06LSB，最佳拟合INL误差为1.64LSB。DAC1只有偏移误差，INL误差为零。DAC2只有增益误差，没有线性误差。绘图程序1LSB步长的最大偏差。对于理想的DAC，相邻两个数字代码对应的输出电压正好相差1LSB。计算DNL的1LSB步长基于测量（或实际）的LSB步长。实际1LSB步长是理想LSB乘以“a”（ILSBxa的差别非常小。DNL的计算公式如下：其中，ALSB是实际的1LSB步长。Vx是输入代码x时的输出电压，V(x-1)是输入代码x-1时的输出DNLE小于-1LSB将导致非单调传递函数。DAC4在代码7处的输出电压降低。在差分误差表(6)中，可以发现误差为2.12LSB。绘图程序总未调整误差是一种包括线性误差、增益误差和偏移误差的规格。它是理想器件性能的最坏偏差。TUE的计算公式如下：其中Vx是输入代码为x时的输出电压。Vzs是（理想）DAC的零刻度电压（通常为0V）。ILSB是理想的最低有效位（LSB）步长。选择“总未调整误差显示（7）”来查看总未调整误差（TUE）。实际上，传输特性显示（1）中的蓝色线也是一种总未调整显示。绘图程序可使用命令CALC_LIN在ATX7006上进行线性度计算。线性度计算可针对从DIO模块（A/D转换器测试）或WFD（D/A转换器测试）采集的数据进行。线性度计算可通过以下命令配置：CALCOPT_LIN_AD：最佳拟合/端点计算（ADC测试）、跳变点搜索方法、斜坡削波。CALCPARAM_LIN_AD：ADC参数、施加的输入信号参数。CALCPARAM_LIN_AD_EXT：1/2LSB偏移量、接口偏移和增益参数。CALCOPT_LIN_DA：最佳拟合CALCPARAM_LIN_DA：DAC位数、施加的输入信号参数、接口偏移和增益参数。可通过以下命令获取结果：MR_LIN：积分非线性误差（INLE）、差分非线性误差（DNLE）、总未调整误差（TUE）、偏移、增益等。MRLINERRAD：ADC误差绘图数组结果。MRLINERRDA：DAC误差绘图数组结果。ATX7002当系统处于“生产模式”时，在测试（MX）后将进行计算。使用命令PMODE将系统设置为生产模式。在斜坡测试、MT1（A/D测试）或MT11（D/A测试）后进行线性度计算。可使用命令M查询结果。软件/ATViewATView7006的WaveAnalyzer也可进行线性度分析。按下相应按钮（如B.FIT、TUE、ENDP等）。可从菜单“Options选项”->“LinearityMeasurementSettings线性度测量设置”调整设置。动态测试是鉴定A/D和D/A转换器的方法之一。将信号（主要是正弦波）施加到被测设备上，然后使用傅立叶变换算法分析捕获的结果。本章将介绍有关傅立叶变换算法的一些背景信息。在现实生活中，每个信号都是正弦波之和。下图将更清楚地说明这一点。例如，选择锯齿波信号并按下“添加正弦波”按钮。添加的正弦波越多，信号就越像锯齿波信号。数学公式显示在图表的右上角。要显示信号的频谱，请按“显示频谱”按钮。方波和三角波也可重复此实验。点击进入上图所示绘图链接傅立叶变换基本上是将信号（分析）与不同频率的正弦波和余弦波进行比较。数学比较由乘积求和组成（例如，结果=信号*sin(x)+信号*sin(2x)+......等）。对采样数据（N个样本）进行（离散）傅立叶变换（或DFT）需要N*N次运算。不过，有一种将信号转换为频谱的更快方法。如果采样个数是2的幂次，则可以执行（弧度2）快速傅立叶变换(FFT)。运算次数减少为N*log(N)。弧度为4的FFT算法甚至会更快一些，但需要4次幂采样。FFT或DFT的结果包括虚部和实部。虚部是正弦比较的结果，实部是余弦比较的结果。只进行正弦比较也称为离散正弦变换（DST）。只有余弦的比较也称为离散余弦变换（DCT）。在上图中可以看到虚部和实部。这些数据元素已归一化，即除以N（样本数）。相位是虚部和实部之间的夹角=arctan（虚/实）。混叠和镜像频率要检测信号的实频，采样频率必须至少为2*符号频率。因此，如果每个正弦的采样次数等于或小于2傅立叶变换就无法检测到信号的实际频率。频率高于采样频率的一半（或小于2个采样/正弦）将在频谱中显示为镜像信号。如图所示：按下“显示频谱Showspectrum”按钮并添加正弦信号。锯齿波的第六个正弦波（或方波的第三个正弦波）将显示为镜像频率。频谱输出傅立叶变换的结果将转化为可读数据。上图可以以不同方式显示傅立叶变换的结果：Vpeak峰值电压（或代码）的计算公式为:VrmsRMS电压（或代码）的计算公式为：dBcdBc表示相对于载波的分贝。因此载波始终为0dB。每个频谱分区的dBc值由以下公式计算得出：相位每个频谱分区的相位计算公式为：频率分辨率X轴的频率分辨率或步长由采样频率和采样数量决定：根据频谱结果可以计算出以下参数：其中：其中，c代表载波频段的幅度（即“信号”），d代表所有失真频段的总和，n代表所有噪声频段的总和。载波频段的位置等于在采集窗口内载波的周期数。在图中（见1.傅里叶变换周期数为5，载波的频段位置为5（分区0为直流分量）。由SINAD计算得出。对于输入满量程正弦波输入的线性ADC，其理论最大信纳比由量化噪声（或DAC的分辨率）决定，定义为20∗log，约为6.02n+1.76dB。在一个完全线性但有噪声的系统中，信纳比（SINAD）和信噪比（SNR）可互换。信噪比（SNR）指信号（或载波）与所有噪声频段的比值。噪声频段是指除载波、谐波或直流以外的所有频段。随着频率升高，信噪比通常会降低，因为ADC内比较器在较高输入转换速率下精度会下降，这种精度损失在ADC输出端表现为噪声。在A/D转换器中，噪声主要来自四个方面：（1）量化噪声；（2）转换器自身产生的噪声；（3）应用电路噪声；（4）抖动。量化噪声源于量化过程，即给一系列输入值分配输出代码的过程。量化噪声的幅度随分辨率提高而降低，因为在更高分辨率下LSB的大小更小，从而减小了最大量化误差。对于输入满量程正弦波的线性ADC，其理论最大信噪比由量化噪声（对于DAC则是分辨率）决定，定义为20∗log(2n−1∗6)，约为6.02n+1.76dB。在完全线性但有噪声的系统中，信纳比（SINAD）和信噪比（SNR）可互换。应用电路噪声是由于电路设计和布局方式，转换器所感知到的噪声。在输入接近满量程之前，信噪比随输入幅度增加而增大。在输入信号接近满量程之前，信噪比与输入信号以相同速率增加，即输入信号幅度增加1dB会使信噪比增加1dB。这是因为随着信号幅度增大，步长在总信号幅度中所占比例变小。然而，当输入幅度开始接近满量程时，信噪比相对于输入信号的增加速率会下降。在较高频率下，由于抖动的影响加剧，信噪比性能会降低。总谐波失真（THD）是失真频段与信号（或载波）的比值。谐波是载波的倍数。可通过命令CALCOPT_DYN的参数o配置被认定为谐波的频段数量，默认谐波频段数量为7。谐波可能是镜像频段。无杂散动态范围是指信号与频谱中峰值最高的任何其他信号（杂散信号）之间的dB差值。指最高的失真频段。傅里叶变换假定（采样）信号是无限的。因此，最后一个采样点的幅度应恰好在第一个采样点（的幅度）前一个采样点结束。采集到的正弦波数量应为整数。换句话说，如果将采集到的信号依次重复排列，信号应是连续的。具有整数个采样点的采集信号是相干的。并不总是能够捕捉到整数的正弦波（也就是2的幂次）。对于傅立叶变换来说，这意味着信号是不连续的（信号的终点和起点不平滑）。在频谱中，这将导致频谱泄漏。见下图：按下“显示频谱”按钮，在相干和非相干之间切换。点击进入上图所示绘图链接对不连贯的捕获信号进行傅立叶分析，将无法计算出可用的参数（SINAD、信噪比等而且谐波可能会在频谱中被忽略。为了减少不连续性的影响，我们可以在信号开始和结束时减小捕获信号的振幅。这正是信号窗口的作用。在上图中显示信号并选择一个窗口。在频谱中，它会在感兴趣的频点周围产生额外的频点。信号窗口的计算公式位于绘图下方。该信号与捕捉到的信号相乘。a）幅度误差在上图中选择相干、矩形窗口，以电压峰值显示频谱。振幅正好与1Vpeak吻合。现在选择非相干，注意振幅误差。载波的能量分散到了其他频带。选择dBc（相对于载波的dBs）时，可以更好地看到这一点。切换回Vpeak，选择相干信号、扫描窗口。载波振幅为0.5V。其他能量被置于载波两侧的2个分区中。总振幅为1Vpeak（0.5V+2*0.25V）。然后选择非相干信号。仍然会有振幅误差，但会小于矩形窗口。b）参数计算正如我们在前面的示例中看到的，信号窗口可以减少频谱泄漏，并将信号能量置于信号周围的额外分段中。参数计算将更加合理，谐波也能在频谱中重新识别。RifeVincent4窗口会将感兴趣信号的几乎所有能量都置于信号周围的额外频带中。然而，这其中存在一个问题。为了说明这一点，请参阅下一个实验。c)窗口频率分辨率问题显示频谱（按下“显示信号”按钮选择dBc、0.5V直流、相干信号并选择汉明窗。信号能量分布在3信号与直流bin之间的bin（2号和3号bin）为噪声bin。选择RifeVincent4窗。信号能量分布在9个bin中（去除直流后计数中心位于5号bin位置，5号bin两侧各有4个bin。直流分量的情况同理。由于信号与直流bin之间仅有3个bin，因此1号至4号bin中同时包含直流和信号成分。谐波bin与噪声bin之间也可能发生同样的情况。如果某谐波bin的幅度低于或等于其周围噪声bin的幅度，该谐波会“吸收”（泄漏）噪声bin的能量。因此，当启用窗函数且谐波幅度等于或低于噪声时，总谐波失真（THD）可能显著恶化。窗函数之间的一个重要区别在于主瓣宽度和旁瓣特性。主瓣由中心频率及其两侧的一个或多个频率bins（频段）组成。当选择相干信号（无直流）时，这一点可在上述绘图中观察到。更改窗函数将改变中心频率周围的bins数量。旁瓣是不属于主瓣的bins。主瓣宽度决定了频率分辨率（即我们区分信号的能力）——主瓣越宽，频率分辨率越差，但幅度精度越好。如果幅度精度是关键问题，FlatTop或Blackman-Harris窗可能是不错的选择，但其主瓣较宽，导致频率分辨率较差。Hamming窗和Hanning窗的形状相似（也可参见两者的数学表达式）。它们的幅度精度较差，但频率分辨率优于FlatTop和Blackman-Harris窗。两者的主要区别在于旁瓣的滚降速率。RifeVincent4窗的旁瓣电平极低，但主瓣较宽。对于单音信号下的A/D和D/A转换器动态测试，这可能是一个合适的选择。但需注意，由于主瓣较宽，谐波的主瓣也会较宽，导致相邻噪声bins的能量泄漏到谐波bins中，这通常会导致总谐波失真（THD）较差（相对而言）。窗函数特性下表列出了各种窗函数的一些特性。最大旁瓣电平是指相对于主瓣而言，最大旁瓣的电平值（以分贝为单位）。旁瓣滚降速率是指旁瓣峰值随频率每十倍频程衰减的速率（以分贝/十倍频程为单位）。窗函数矩形(none)0.8820Hanning2.0060Hamming20Blackman-Harris2.2720FlatTop2.943.5620可使用命令CALC_DYN在ATX7006上执行动态计算。动态计算可通过以下命令配置：CALCOPT_DYN：窗口、谐波次数和计算选项。CALCOPT_DYN_EXT：频谱输出（dBc、Vpeak等）、参考电平、排除频段。可通过以下命令获取结果：MR_DYN：信纳比（SINAD）、总谐波失真（THD）、信噪比（SNR）、无杂散动态范围（SFDR）等。MR_DYN_SPECTRUM：频谱频段结果数组。ATX7002当系统处于“生产模式”时，测试（MX）后将执行计算。使用命令PMODE将系统设置为生产模式。动态计算在动态测试、MT2（A/D测试）或MT12（D/A测系统不提供窗口功能。在ATView7006的WaveAnalyzer中，可通过“FFT”按钮执行快速傅里叶变换。动态分析设置可通过菜单“选项Options”中的“动态测量设置DynamicMeasurementSettings”菜单项配置。可在“窗口Windowing”选项卡中选择窗口类型。在ATView7的动态模块中，可通过“FFT”按钮执行快速傅里叶变换。窗口可通过“选项”菜单中的“信号窗口Signalwindowing”菜单项配置。A/D转换器的线性度计算以转换点为基础。对转换器的输入施加精确的斜坡信号是进行静态分析的一种方法。转换点（或跳变点）计算算法需已知准确的输入电压。直方图（或码密度）法是ADC测试的另一种常用技术。有两种常用的直方图方法：线性斜坡法和正弦波法。线性斜坡法是向AD转换器输入一个或多个上升或下降的线性斜坡信号。每个代码的出现次数（或命中次数）与该代码对应的电压宽度直接成正比。如果指定代码的代码命中率高于平均值，则步长比一个LSB转换器步长宽。这表示正DNLE。如果指定代码的代码命中率小于平均值，则步长小于一个LSB转换器步长。这表示负DNLE。代码0和最后一个代码没有意义。这两个代码的代码出现次数可能更少，也可能更多，因此这些代码宽度是未定义的。在线性斜坡直方图计算中，这两个代码的出现次数将被忽略。由于每个代码的出现代表每个步长的DNLE，因此将这些DNL误差相加将得到一条INLE曲线。每个代码的应用步数决定了测量分辨率。例如，如果每个ADC代码的步数为10（如8位转换器为2560正弦波法将一个或多个周期的正弦波信号应用到AD转换器的输入端。正弦直方图测试与线性斜坡测试之间存在一些差异：l通常，产生纯正的正弦波比产生精确的线性斜坡更容易。l线性测试是静态性能测试，正弦测试是动态性能测试。l线性测试的电压分布均匀，正弦波的电压分布不均匀。正弦波在接近低电压和高电压时有更多的电压必须对正弦波测试中电压分布不均的情况进行补偿，以重新构建每个编码的理想编码发生率。要进行这一归一化处理，必须知道信号的偏移和振幅。直方图中上下层代码的命中数可用来计算输入信号的偏移和振Nu是上层代码被击中的次数，Nl是下层代码被击中的次数，Ns是样本数（代码出现的总和N是转换器的分辨率（以比特为单位）。一旦知道偏移和振幅，就可以计算出代码命中的理想分布。以下公式可用于确定达到所需测量分辨率时输入信号所需的激励步数：其中，N代表ADC位数，Zα/2代表置信度，β代表以LSB为单位的DNLE分辨率。示例：10位ADC，所需的DNLE测量分辨率(β)为0.1LSB，置信度为95%(Zα/2)：置信水平（Zα/2）的常用值为99%:2.576激励步长计算器上图为激励步长计算器展示图，可点击计算链接进入计算。可通过CALC_HIST命令在ATX7006上执行直方图测试计算。可通过以下命令配置直方图测试计算：CALCOPT_HIST:选择最佳拟合/终点计算。CALCPARAM_HIST:ADC输入电压范围（可选）。CALCPARAM_HIST_EXT：1/2LSB偏移移位（可选）。可通过以下命令获取结果：ATX7006的AWG（任意波形发生器）模块通过D/A转换器产生输出信号。要知道，DAC的输出在整个频率范围内并不平坦。一般来说，输出信号的频率范围从直流到采样频率的一半（1/2fs）。D/A转换器的频率响应取决于sin(x)/x（或sinc）函数。理想的采样信号会在采样时刻之间对电压进行内插。这将导致平坦的频率响应。典型的D/A转换器将保持输出恒定，直到下一个采样时刻（采样和保持输出）。这将导致阶跃输出，造成非平坦频率响应。每个信号的采样越少，频率响应的衰减就越大。信号时域中的阶跃会转化为高频频谱图像。这些图像可以在采样率+/-信号频率处找到。见下图。靠近y轴的黑线为信号频率。采样频率附近的图像标为红色。图像也会随着sinc频率响应而衰减，并且取决于AWG的模拟（输出）带宽，这是不言而喻的。可以通过插值（数字滤波）和模拟滤波来减少图像的影响。数字滤波会提高有效采样率，从而将图像频率移至更高频率。（低通）模拟滤波器会使输出平滑，从而抑制高频信号。sinc函数的方程见上图。0.1dB频率平坦度约为奈奎斯特频率的17%（奈奎斯特频率=1/2采样频率）。有两种方法可以补偿sinc频率响应：数字滤波和模拟滤波。数字滤波或预均衡技术为DAC处理数字数据，可提供0.1dB至96%奈奎斯特频率的平坦度。模拟滤波或后均衡技术处理DAC的模拟输出数据，可提供0.1dB至50%奈奎斯特频率的平坦度。这两种方法都会降低（恶化）低输出频率的信噪比。使用sinc计算器可以计算在指定频率和采样频率下由于sinc响应而产生的衰减：上图为Sinc计算器展示图，可点击ATX7006:DACfrequencyresponse进行实际计算操作。在进行本测试之前，首先需要确认我们的待测ADC是否适用于斜坡测试。斜坡测试特别适用于中低速采样率且精度要求较高的ADC。此测试旨在精确评估ADC的静态转换性能，其涵盖的关键参数包括增益误差（GainError）、失调误差（OffsetError）、积分非线性（INL）、微分非线性（DNL）以及总未调整误差（TUE）等。斜坡测试的核心在于利用精密的时钟控制系统来准确调控测试时序。首先，信号发生器（AWG）输出一个已知的测试电压值，随后ADC对这个电压进行转换，测试系统再记录下其数字输出。这一过程会循环进行，直到测试电压遍历整个ADC输入范围。这样做的好处在于我们可以确保每个ADC输出编码都与AWG的实际输出电压一一对应。建立这种映射关系后，我们就能绘制出ADC的实际转换曲线。通过将实际转换曲线与理想转换曲线进行对比和详细分析，我们能够以最贴近参数定义的方式计算出各种关键的性能参数。这种方法不仅确保了测试结果的精确性，而且提供了一种直观的方式来理解和评估ADC的实际性能。此外，同样用于测试ADC静态参数的测试方法还有直方图测试法，我们经常听到客户询问这两种方法各自的优点。为了解答这个问题，笔者特别制作了一个对比表格，以帮助您更好地理解它们的不同之处。测试方法斜坡测试直方图测试直方图测试测试原理通过精确的电压-输出编码映射，际转换曲线绘制实利用ADC输出分布统计特性，推算性能参数非线性测量精度较高精度较低精度较低线性误差测量精度较高难以测试精确找到跳变点可以不可以时序精度要求高低控制量与计算量较高较低AWG精度要求高，需要精密地发生每个测试电压低，只需要能稳定重复即可适用UUT速度中低速采样率无限制，主要用于高速情况采样点数量较少较多，取决于统计所需的置信度鉴于斜坡测试法能够提供更精确的数据和丰富的分析信息，行业内的工程师通常会在测试系统（尤其是其中的AWG）精度和采样率性能足够时，优先选择这种测试方法。斜坡测试法还能够减少所需的采样点数量，从而一定程度上缩短测试时间，提升整体的测试效率。以往，工程师们有时候会因为斜坡测试法涉及复杂的控制流程和庞大的计算量而感到犹豫，从而倾向于建立直方图测试系统。然而，随着德思特ATX测试系统的推出，所有的控制步骤和运算算法都被打包集成到系统当中，对用户工程师实现了一键操作式自动化。这使得工程师们可以轻松地进行斜坡测试，无需担心底层的技术细节。通过介绍简化后的斜坡测试过程，我们希望为读者展示德思特ATX系统对ADC性能测试带来的便利，这也是本文选择斜坡测试作为例子的重要原因。众所周知，良好的开端是成功的一半。但在硬件准备阶段，许多工程师曾面临重重挑战：传统的硬件准备过程繁琐，通常涉及参数预估、测试仪器选型、仪器配合验证、控制软件编程调试以及测试样品配套附件设计与制作等多个复杂步骤。这一连串的准备工作不仅费时费力，还容易出错。仪器部分准备现在，借助德思特ATX系统，这一切变得异常简单。正如我们之前的文章所介绍，用户只需根据其待测ADC的特点选择相应的系统功能模块，之后便可以坐享其成。我们的专业团队会负责整体交付，确保您收到的是一套随时可以投入使用的测试仪器，让复杂的仪器准备部分变得轻而易举。待测部分准备一旦仪器部分准备就绪，用户便能将全部精力投入到测试芯片载板的设计上。事实上，我们的系统通过集成必要的数字IO、待测供电和高精度参考电压源等硬件，已经大幅简化了测试载板的设计过程，工程师不再需要在载板上设计额外的电路来满足这些功能需求。此时，测试载板的核心工作，其实已只剩下一项了：负责将待测芯片的引脚连接到相应规格的连接器，以便与我们系统附带的线缆进行连接。接下来，我们以ADI公司推出的AD7671作为待测ADC示例，给出测试载板的最简版本原理图，该ADC是一颗单端电压输入、1通道、量程可选、SPI通讯、采样率最高1MSPS、分辨率为16位的ADC。此处我们设参考电压为2.5V，并且ADC选用±2倍REF电压的量程模式，也就是说理想输入电压范围是±5V。从上图可以看出，载板最核心的原理图非常简单，这使得我们的工程师能够以极高的效率完成设计及Layout工作，从而显著缩短了测试载板的准备时间。在实际应用中，为了提高测试的灵活性和全面性，确保UUT的各个功能和工作模式得到充分验证，我们在最终版本的载板设计中加入了额外的继电器以及保护电路和相关IC。这些继电器的主要功能是将AWG的信号通过不同路径引导至待测ADC的引脚，而AD7671正是依靠这种机制来实现输入量程的灵活切换。最终版本的载板实物图如下：对应的原理图以及更多相关资料请联系德思特hktest@获取值得一提的是，我们在集成继电器的同时，避免了增加额外的逻辑控制芯片。这是因为德思特ATX系统内置的DIO模块已经前瞻性地考虑到了这种扩展需求，它原生提供了8个静态数字输出通道。通过将这些静态通道与适当的MOS管相结合，我们能够轻松驱动测试载板上的继电器。此外，这些静态数字通道还可以直接连接到被UUT的功能设置引脚上，从而灵活地改变UUT的工作状态。这种设计不仅提高了系统的灵活性，还简化了电路的复杂性，增强了整体的可靠性和可维护性。软件配置分为上位机与下位机两个部分。下位机软件已经预装在德思特ATX测试系统的嵌入式计算机内，确保了即开即用的便利性。用户仅需连接电源线和网线，按下开机按钮，系统便会自动执行程序的启动、硬件上电自检和初始化过程。对于下位机软件的配置，通常情况下，我们只需通过触控屏调整网络设置参数。最快捷的方式是启用DHCP，让系统自动获取IP地址，用户只需记录下分配到的IP地址即可。如果需要更稳定的网络环境，也可以手动设置一个固定的IP地址。静态IP地址需要同时设置PC端以太网的IP地址和设备IP在同一个网段下。至于上位机软件——ATView7006，也会作为标准交付内容之一提供给用户，无需额外进行订购。我们只需要找一台装有Windows系统的电脑，通过交付内容中配套的资料光盘进行安装即可，如果电脑缺少光驱，也可以联系德思特获取数字版安装包和其他资料。安装后，我们进入软件，在通讯配置面板中填新建项目文件连上设备，我们就可以在软件中执行新建项目。在创建好相关项目文件后，软件会自动弹窗让我们配置下位机有什么硬件模块，一般情况下，我们并不需要手动配置，只需要点击“ReadfromATX”按钮，上位机便会跟下位机进行通讯，自动获取相关硬件信息按“OK”按钮后，软件主界面便会自动增加每个硬件模块对应的控制面板。我们也可以通过手动取消勾选的方式，来禁用部分在本次测试中不需要用到的硬件模块。比如下图中的WFD20数字化仪模块（用于DAC测试）以及AWG18模块（用于其它UUT的另一个AWG）的相关控制面板就已经被笔者禁用并折叠了。测试概览设置完成项目文件的创建后，我们首先需要确认待测ADC的输入情况，并告诉软件我们打算用哪个模块作为主要的信号输出输入模块，来开展这次测试。前文已经提到，我们作为示例的AD7671分辨率为16位，采用单端输入，并且当前选用的输入量程档位对应的电压是-5~+5V。因此我们将相关信息填入，如下图所示。其中值得一提的是，我们提供了一个1/2LSB校正的选项，该选项适用于那些第一个LSB设计宽度只有其他LSB一半的ADC或DAC使用，开启后会自动改变理想转换曲线，并根据这种情况修正各种线性、非线性误差的计算。经过我们核实，AD7671并不属于这种情况，因此我们没有实际勾选该选项。我们按前面给出的软件设置界面从上往下顺序看，第二个设置板块就是DIO模块。在ADC测试中，DIO模块扮演着关键角色：对外，它负责与ADC的通信，提供必要的时钟信号、采集触发信号、状态配置等，并接收转换后的数字码；对内，它作为时序指挥中心，控制任意波形发生器（AWG）的更新时机。德思特ATX测试系统正是利用了DIO模块的这些功能，精确满足了斜坡测试对设备间时序协调的严格需首先，我们确认我们的UUT通讯方式和电平，这些信息我们可以从AD7671的官方数据手册中获取。这里我们按手册的要求，设置3.3V的IO电压、MSB串行通讯的IO模式，以及16bit的字长。在I/O大类下，我们还提供了3个设置选项卡：分别是Staticdatabits、Masks和Datashift。其中Staticdatabits用来控制8个静态数字输出口；Masks用于设置位掩码，可以将某些指定位忽略或者置反，这对于某些具有特殊输出规则的情况会派上用场；Datashift则是对测试结果按位左移或右移，主要适用于在最高位或最低位有无效位输出的UUT。接下来是DIO模块设置的重头戏——时序设置部分。我们只需要点击右下角的“PatternBits…”按钮即可打开一个新的时序设置面板窗口。在这里，可以通过手动调节窗口内的时序图，控制DIO模块对内对外的各个信息。在本示例当中，这些信号包括了提供给ADC的SCLK时钟信号、CS#使能信号以及CONVST#转换开始信号；也包括了采集侧的串行位移信号SerClk、采集锁存信号CaptClk、AWG输出时钟信号SimClk。此外，我们还能通过调节PLL频率以及分频系数决定时序图中每一格对应的时间长度。其中，输出到ADC的信号波形和PLL时钟参数，可以由UUT数据手册中关于时序部分的要求决定；而对内的各种触发信号，则需要依据所选用AWG模块对应的手册说明内容决定。由于篇幅限制，此处不展开说明，相关手册可向德思特索取。有部分细心的读者可能发现了：控制AWG刷新的StimClk信号时序位置晚于控制ADC开始转换的CONVST#信号，这样不会导致ADC本次转换得到的是AWG的上一个输出值对应的结果吗？关于这个问题，我们实际上可以通过设置DIO模块参数的“Latencycounts”来解决，该参数设为1即表示，DIO需要提前多获取一个周期的数据并将其丢弃，从第二个周期开始的数据才采用，并且后续软件处理中，采回的数据会自动对应回AWG第一个周期的电压。这个功能也适用于一些具有流水级或其他原因导致输出具有周期延迟的ADC。还有读者可能会疑惑，StimClk信号是处于串行读出阶段的，这样不会有相互冲突吗？实际上这个也是一个优化的小技巧，根据UUT数据手册的描述，ADC转换实际上只在CONVST#信号到达之后的一段时间内进行，在其之后的串行数据读出阶段到下一次CONVST#信号到来之前，输入电压改变实际上并不会有任何影响，因此把StimClk信号放在串行读出阶段，可以显著缩短整个时序周期的长度，从而提升最高测试采样率和测试效率。AWG设置AWG部分的配置允许用户定义测试激励信号的具体形式和参数，并提供了调整信号前端处理工作参数的选项。配置界面的左半部分采用了简化的原理图形式，直观展示了AWG的结构，这不仅帮助用户理解其硬件功能，还清晰地指示了各个参数的实际影响，有效降低了用户的学习门槛。在这次示例当中，我们首先把左上角的连接方式，选为“Connected,withGNDSense”，从原理图中的线路闭合情况就可以看出，该选项短路了50Ω输出负载电阻，并且在反馈回路中，断开了与输出近端地的连接。换句话说，这种配置适用于UUT输入电阻为高阻的情况，同时，将GND反馈线延伸至待测芯片附近，能够更有效地针对实际的浮地问题进行补偿反馈，从而提高测试的精度。这些配置确保了测试环境与UUT的实际工作条件相匹配，增强了测试结果的可信度。此外，我们还可以从原理图得知，AWG内部有两个DAC：主DAC负责波形的产生，信号随后会通过一个滤波器和一个调整幅值的放大器；而次DAC主要负责生成高精度的DC偏置信号，这两种信号会相加到输出信号当中。由于我们待测芯片的量程是-5~+5V，因此偏置DAC输出值保持为0即可。关于放大器的设置，选项中的5.1Vp指的是峰-峰值的一半，这意味着其输出的最高电压距离直流基线最多可以高出5.1V，配合0V的DC偏置，实际可以产生-5.1V到+5.1V电压。Arraysize一般根据DUT测试所需的分辨率去进行设置，但也不应超出AWG的分辨精度。比如16位待测ADC一共有65536个LSB。假设我设置4*65536个采样点时，则测试结果中DNL的理论分辨率只有1/4LSB=0.25LSB。因此可以根据所需要的DNL分辨率去推算至少需要多少倍的65536，比方说需要0.1LSB的精度，那此外对于高精度/高分辨率的ADC，由于测试中还可能会受到随机噪声的干扰，为了通过平均抵消掉噪声的影响，还需要额外增加采样点点数，Ramp测试的电压应略微超出ADC的输入范围，也会造成额外的采样点开销。因此一般建议Arraysize设置为10*2^N~32*2^N，N为ADC芯片的分辨率位数。在配置面板的右侧区域，我们可以找到一组专门用于描述信号波形的关键参数。正如我们往期文章所讨论的，进行斜坡测试时，我们必须考虑到实际待测芯片的转换范围可能与标称范围存在细微差异。为了解决这个问题，我们设置的斜坡信号起始电压应该稍低于待测芯片的最低标称转换电压，而斜坡信号的终止电压则应稍高于其最高标称转换电压。基于这一考虑，我们将斜坡的起始电压设定为-5.05V，终止电压设定为+5.05V。这样的参数配置使得对UUT实际转换范围偏差的测量成为可能，同时也能适应更多实际测量场景。值得一提的是，在设计信号前端放大器时，我们选择5.1Vp作为其中一个档位，而不是直接采用常见的5Vp范围值，正是出于同样的考量。我们的设计目标之一便是在尽可能不影响输出精度的前提下，允许波形的幅值略微超出标准ADC的转换范围，从而提供更大的灵活性和更高的测量精度。此外，在配置面板的波形参数设置区域顶部，我们贴心地提供了一个预览功能按钮。用户只需轻轻一点，即可快速查看预计输出的波形图样。这一功能极大地帮助用户确认幅值、周期等关键参数是否正确设置，从而有效预防由于配置失误导致的UUT损坏。电源设置电源部分的设置相对简单。在本次示例中，DPS16模块为UUT提供5V供电，而同时DRS20模块则负责输出2.5V参考电源，在操作上，用户只需将这两个电压值分别输入到对应模块的输出电压设置栏即可。为了实现更高的电压输出精度，我们使用了4线制连接方式。如果条件允许，我们也强烈建议用户同样采用这种连接方式，以确保测试结果的准确性。在设置好上述各种参数后，别忘了保存项目文件，这样下次只需要导入本次的项目文件，即可快速完成配置，而无需重复以上步骤。完成配置后点击最上方“ATX7006generalmeasurementsetup”面板中的“Start!”按钮即可开始自动化测试和分析流程。待到测试和分析过程结束，相关结果就会以弹窗形式呈现给用户。测试过程中如下弹窗：测试用户可以点击弹窗工具栏中的各个不同视图按钮，就可以轻松切换并获取多种分析结果，比如点击“B.FIT”视图按钮即可获得最佳拟合直线下的INL、TUE、DNL等参数。从结果中，我们可以直接读出该UUT测得INL为1.355LSB，该数据符合官方数据手册中标称的±2.5LSBMax(±0.0038%ofFullScale)。同时还可以利用放大镜、光标等内置工具，观察数据图的细节部分，从而进行更加深入的研究和问题定位。此外，不论是结果图、计算结果还是原始采集数据，该软件都提供了相应的导出功能，允许用户工程师利用这些数据进行其他运算和处理分析工作。通过本文的介绍，我们深入了解了德思特ATX测试系统以及斜坡测试方法在ADC静态参数测试中的应用。这一流程在显著简化传统测试步骤的同时，确保了测试结果的精确性和可靠性。使用德思特ATX测试系统，工程师们可以轻松地完成从硬件准备到软件配置的全过程，无需担心仪器间的联动问题，也无需进行复杂的编程和调试工作。斜坡测试方法以其高效性和直观性，被认为是获取UUT静态参数的理想选择。通过德思特ATX测试系统的高度自动化和集成化，工程师可以快速地配置和执行测试，在直接获取关键数据结果之余，也允许用户导出数据进行额外处理。这种测试方法不仅提高了测试效率，还降低了人为错误的可能性，从而提高了整体测试质量。总体而言，德思特ATX测试系统结合斜坡测试方法，为ADC静态参数测试提供了一种高效、精确且用户友好的解决方案。这种一体化的测试装备和创新的测试流程，无疑将帮助工程师们更加专注于产品设计开发的核心环节，加快产品上市时间，同时确保产品的高质量和性能。对于想要深入了解德思特ATX测试系统或相关的ADC测试方法，以及寻求更多相关资料和技术支持的读者，我们诚挚邀请您联系德思特。我们的专业团队将为您提供详细的产品信息、个性化的咨询以及全方位的技术支持，确保您能够充分利用我们的解决方案，提升您的测试效率和产品质量。动态测试的硬件准备与静态测试没有什么不同。唯一的区别在于AWG的设置。AWG22模块用于生成动态参数测量所需的正弦波信号。AWG22设置屏幕如图6所示。图6：AWG22模块设置界面DUT的输入范围为-5V到+5V。当选择5.1Vp范围和0.0V共模电压时，AWG22正输出端的输出范围为-5.1至5.1V，这非常适合在DUT输入端产生轻微过载。振幅是指单边振幅(Amplitude),并且和Ramp测试不同,不需要超出一些,如果超出的话会削掉顶和底,所以甚至小一点就可以(例如对于输入范围5V的ADC测试设置4.95V)。Offset不建议在这里设置,会没有把ADC整个用起来。Arraysize数组的大小应该是2的n次方，对吧？因为FFT只能在大小为2的幂的数组上完成。捕获的样本越多，FFT就越多，因此RBW(分辨率带宽；基本上FFT码仓的宽度/单个FFT码仓将代表的频率范围)将越小。当RBW较小时，单个桶内的噪声水平将较低。较大的RBW将在单个FFT箱中汇总更多的噪声，因此视觉噪声底将更高。如果本底噪声太高，你无法分辨出单个谐波，那么你的THD计算将不准确。实际上，我通常使用64k和1M样本之间的值，这取决于我们正在测试的转换器的类型。有时数组的大小可以更小或更大。另外，信号的频率由采样总数或阵列大小(q)、周期数(r)和采样频率fsample决定图7：ATView7006测量设置界面测量设置完成后，就可以进行测量并查看结果了。AWG22基本上在任何方面都是一样或更好的。我们可以停止AWG20，但我们决定继续向已经拥有AWG20并希望复制其设置的客户销售它。此外，AWG20的价格略低，有些客户并不需要AWG22的更好性能，例如在测试12位ADC时。附件3我们提供了AWG20和AWG22的动态测试结果对比图。ATX7006是测量16位A/D转换器线性度的理想仪器。AWG20模块能够生成20位分辨率的高精度模拟斜坡，足以测量低至1/16thLSB的16位ADC线性精度。ATView7006软件有助于快速设置测量。使用直方图测试模式时，测量精度可进一步提高。被测设备(DUT)是ADI公司的AD7671，是一款16位1MSps的CMOS电荷再分配型SARADC，在串行模式下使用。它需要2.5V的外部基准电压、5.0V的模拟电源电压和2.7-5.25V的数字（输出）电源电压。该器件包含四个单端模拟输入端（INA...IND带有不同值的串联电阻，因此可以通过将不同输入端与GND、Vin或Vref连接来选择模拟输入范围。INGND可用作接地感应输入。