通信设备行业光学向芯片靠近：AI算力互联的演进主线从铜互联、可插拔光模块到NPO与CPO

内容目录算力升级推动互联从铜走向近封装光学 4AI超节点推动互联成为有效算力的核心约束 4单通道提速持续压缩铜互联的经济距离 6可插拔光模块完成光互联产品化，但电通道、功耗与面板瓶颈逐步显现 7光电转换持续向ASIC靠近，性能与系统责任同步重构 9NPO：当前近封装光学的工程化过渡平台 12可分离光引擎兼顾短电路径、良率与维修弹性 12电接口、封装、光源与连接决定NPO系统性能 13硅光与VCSEL并行演进，带宽升级推动整套接口换代 15标准化与运行数据决定NPO能否走向规模部署 18CPO：面向更高带宽密度的中长期主线 20封装级光电转换释放功耗、面板与网络拓扑价值 20英伟达与台积电推动CPO由技术验证走向系统导入 22良率、热、光源、测试与维修决定CPO量产节奏 26光学内移重塑产业链价值，量产能力决定业绩兑现 29风险提示 31风险提示 31图表目录主流大模型调用量提升显著 4北美CSP季度资本开支（单位：亿美元） 5国内CSP季度资本开支（单位：亿元） 5云、模型厂收入高增 5Scale-up与Scale-out在规模、时延、带宽和能耗目标上存在明显差异 6单通道速率提升持续压缩PCB、DAC与ACC/AEC的覆盖范围 6交换容量提升推动SerDes、封装与光接口同步演进 7电通道损耗越高，补偿能耗通常越大 8光学靠近ASIC可减少高损耗接口 9NPO：光引擎靠近ASIC，缩短电通道 9CPO：光引擎与ASIC封装在一起，电通道更短 10XPU至NPO链路的插入损耗模型 10四条光互连技术路线对比 NPO通过可选的分离接口连接ASIC与独立光引擎 12传统光模块与NPO工作原理示意图 12图表16：OIF3.2T参考光引擎采用32路112G电接口并对应8组400G光接口13NPO硅光方案可采用混合集成、异质集成或外置激光源 14利用V形槽和盖板对多根光纤进行精密排列与固定 15纯光前面板推动多芯连接器向更高端口密度演进 15硅光模块内部构成 16Driver与TIA在光链路中的位置 163.2TVCSELNPO光引擎可通过多颗阵列围绕XPU形成高并行互联 17硅光NPO与VCSELNPO的适用边界 17OpenCPX尝试用标准化可插拔光引擎兼容NPO与CPO平台 18阿里公开路线由3.2TNPO试点向6.4TUPO与标准化演进 19腾讯3.2TVCSEL与硅光NPO链路验证结果 19光学由前面板、板载逐步进入2.5D与3D共同封装， 20特定51.2T系统示例中，CPO通过减少光学与冷却负担降低整机功耗21相同3.2T带宽下，完整可插拔模块（4x800G）与CPO光引擎占用空间差异明显 21CPO路线图以更高集成度和更低单位带宽能耗为主要目标 22Quantum-X（InfiniBand）内部结构 23Spectrum-XPhotonics（以太网） 23台积电的COUPE正成为主流选择 24台积电的硅光子平台整合示意图 24COUPE的光栅耦合方案 25COUPE的光栅耦合方案 25COUPE也支持边缘耦合方案 25TSMCEPIC-BOE 25PIC和EIC采用SoIC工艺进行键合 26基于CoWoS的CPO封装结构 26CPO通过更宽的短距芯片接口和更细的封装互连提高边缘带宽密度 26从NPO到CPO，光互联向更高集成度演进 28NPO/CPO架构变化向新增器件与工艺环节传导 29CPO/NPO上游关键器件及材料厂商 30AI算力升级推动互联从铜走向近封装光学AI超节点推动互联成为有效算力的核心约束大模型的基础设施需求正在从“完成一次训练”转向“训练和推理长期并行”。总量比单看模型参数更能解释基础设施负载。Agent反复调用Google披露，其各产品端月度处理202459.7202554802026年53,200300能够直观反映推理需求的扩张速度。增加会显著提高多卡协同的重要性，GPU越快、专家数量越多、推理并发越高，系统越需要低时延、高带宽的全互联网络。图表1：主流大模型Token调用量提升显著OpenRouter202620261,950亿—2,050亿美元，Amazon2,200亿美元，Meta1,300亿美元。CSP） CSP）收入增长为持续投入提供了现实支撑。GoogleCloud2026年第二季度24882%AIAI解决方案OpenAI20230.2GW2025年的约1.9GW，同期年化收入由20亿美元增至200亿美元以上。图表4：云、模型厂收入高增Google，OpenAI，Anthropic高速互联从“连接更多芯片”进一步转向“维持芯片、内存和网络之间的供数平衡”，Scale-up与Scale-out承担不同任务。Scale-upXPU组织及集体通信效率；Scale-out把更多服务器、机柜和计算域连接起来，强调图表5：Scale-up与Scale-out在规模、时延、带宽和能耗目标上存在明显差异OCP超节点扩大了Scale-up早期紧耦合互联可以集中在单块板卡、XPU数量从数十单通道提速持续压缩铜互联的经济距离SerDes由25GNRZ向50G、100G、200GPAM4演进，PCB、DAC等纯ACC/AECDACACC/AEC华为封装内和板级连Broadcom在特定Scale-up100Gbps/laneDAC4米，200Gbps/lane2Retimer7米；OIF224G/lane接口项目给出的无源铜目标则集中在约1Retimer当铜连接无法经济覆盖多个机柜时，系统布局会随之改变。Scale-up交换资源可以从计算机柜中分离并集中部署，XPU机柜围绕液冷、供电和计算可插拔光模块完成光互联产品化，但电通道、功耗与面板瓶颈逐步显现可插拔光模块是铜向光演进的第一次大规模产品化降低，设备商可以在不改变主机板核心结构的情况下按距离和速率选择模块。DSPSerDesCiscoLPOLROLPO主机SerDes二者仍保留前面板热插拔和标准尺寸，因此对既有系统改动较小。LPO/LRO没有缩短ASICSerDesPCBDriverTIA必须作为图表8：电通道损耗越高，补偿能耗通常越大OIF“光模块本身过时AI系统不再完全匹配。产业下一步不是简单取消模块，而是把光引擎ASICDSP可插拔经过的板级走线、连接器和模块接口最多；LPO减少模块内部数字处理，但主板电通道仍在；NPOCPO把光引擎靠近主芯片，直接缩短最难处理的电路径。图表9：光学靠近ASIC可减少高损耗接口Broadcom光电转换持续向ASIC靠近，性能与系统责任同步重构光互联架构的核心变量是电光转换发生在哪里。转换点位于前面板、主板、ASIC封装边缘或共同封装内部，会决定高速电路径长度、需要多少均衡、ASIC，性能和能效上限通常越高，系统耦合程度也越深。NPO和CPO的区别主要是“光电转换放在哪里”可插拔模块把转换放在设备前面板，NPO把一个仍可单独测试和更换的光引擎搬到主芯片旁边，CPO再把光引擎和主芯片放进同一个封装系统。位置越靠近芯片，图表10：NPO：光引擎靠近ASIC，缩短电通道Semianalysis图表11：CPO：光引擎与ASIC封装在一起，电通道更短Semianalysis可插拔模块把复杂度封装在独立产品内，适合开放采购和现场运维；LPO/LROOBO把光学移到主板，缩短部分电通道但通常仍需要板级装配和线缆管理；NPO强调ASIC且保持可分离；CPOASIC与光引擎纳入共同封装责任边界。几种形态解决的问题不同，不能只按“先进程度”排序。链路损耗对比说明光学内移为何发生。OIF112G/lane示例中给出的bump-to-bump损耗约为：前面板可插拔22—24dB、NPO约13dB、CPO10dB。NPO已经通过缩短主板通道获得大部分改善，CPO进一步减少224G/lane、不同材料或不同连接器，绝对值会变化，但前面板最长、NPO居中、CPO最短的关系不会改变。图表12：XPU至NPO链路的插入损耗模型PhotonicsXPU到NPO的局部插损模型进一步说明，即使路径只有几十毫米，HostPCB仍可能是主要损耗来源。106G128G估算中，60mmPCB分别5.40dB6.00dB6.6dB7.3dB的大部分；GPU基板、BGA200G/224G阶段后，插座、基板材料和布局不能再被分开优化。架构选择还取决于故障成本。可插拔模块失效通常只需换模块；NPO可以更换独立光引擎，但拆装可能涉及冷板、板内光纤和精密插座；CPO若缺能收益必须与平均维修时间、备件策略和业务中断成本共同计算。供应链边界同样随位置内移。ASIC、系统和模块厂在标准接口下分工，NPO需要系统厂定义更完整的机械、电气、热、光学与管理平台，CPOASICPICEIC“”。短距铜、可插拔、LPO/LRO、NPOCPO会在不同网络层级长期并存；换边界才会进一步向内移动。图表13：四条光互连技术路线对比光机电算NPO：当前近封装光学的工程化过渡平台可分离光引擎兼顾短电路径、良率与维修弹性NPO将已经独立封装的光引擎部署在ASIC封装近端，通过XSR/VSR级短距高速电接口接收SerDes与ASICCPO、EIC和PIC不处于同一个不可分离的一级成品边界，光引擎仍能独立制造、筛选和装配。ASICOIFASICPCB通道压缩为封装近端的短走线或Flyover连接。电信号在较短距离内进入DriverPICVCSEL然使用光纤跨越机箱和机柜，但模块外壳、笼子及完整前面板DSP不再是每个端口的必选项。NPO光机电算光引擎是NPOEIC与PIC构成：EICDriver、TIA、控制及必要的时钟或监测电路，PIC/VCSEL方案则以激TIA3.2T328400GOIFNPO最直接的收益是降低电通道损耗和均衡功耗。ASIC后，200G/224GSerDesASIC和外置光源可以分别KnownGoodDieASIC“可分离”也不应被等同于传统前面板热插拔。NPO光引擎通常位于主板内部并邻近高功率ASIC，更换时可能需要停机、拆除冷板或松开压紧结构，再处理板内光纤和清洁问题；其维修便利性介于可插拔模块和不可分离CPO之间。评估方案时需要明确可分离层级、现场允许的操作以及更换后是否必须重新校准链路。NPOPCB依然ASIC是像前面板模块那样简单热插拔。NPO是性能、良率和维修之间的平衡，并非没有系统复杂度。电接口、封装、光源与连接决定NPO系统性能NPO能否形成平台，取决于四类接口是否同时成熟。ASIC到光PICEIC的封装接口，第三类PIC、板内光纤和前面板的连接接口。224G/lane多颗光引擎同时工作会形成较大SerDesDriverTIANPO光引擎内部封装则在2D、2.5D与3D之间寻找制造性和密度的平衡。PICEIC并排放置有利于独立测试和散热，使用中介层或嵌入式桥可以提高I/O密度并缩短电连接，垂直堆叠能够进一步压缩路径，却会增加微凸点可靠性、热串扰、晶圆级光测试和联合良率难度。NPO保留的是光引擎与ASIC的分离边界，并不排斥光引擎内部采用先进封装。InPVCSEL描述光器件平台，2D/2.5D/3D描述芯片之间的封装关系，NPO/CPO描述光2.5DNPO部件，CPOELS/ELSFP把激光器放到较低可以缩短供光路径并减少外部连接；异质集成将III-V增益材料与硅光平台更紧密结合，集成度最高，但工艺耦合和联合良率要求也最高。VCSEL直接调制则属于另一种内置光源路线。图表17：NPO硅光方案可采用混合集成、异质集成或外置激光源Fraunhofer是光芯片与系统光纤之间的第一道精密接口。V形槽和盖图表18：FAU利用V形槽和盖板对多根光纤进行精密排列与固定炬光科技FiberShuffleTx/Rx光源，还会增加保偏供光通道，使数据光纤与供光光纤共同竞争板内空间。NPO的竞争边界因此会从单颗光引擎扩展到电接口、冷却、FAU、线束和管理软件的系统交付。图表19：纯光前面板推动多芯连接器向更高端口密度演进SENKO硅光与VCSEL并行演进，带宽升级推动整套接口换代CMOS兼容工艺在PIC具有较好高，却更依赖温度控制。WDM可以在较少光纤中承载多个波长，因此适合需要跨机柜距离和高带宽密度的场景。图表20：硅光模块内部构成开发者社区PICDriverTIA与探测DSPSerDes与光引擎之间的责任边界更紧，器件离散性和温度变化更容易影响端到端性能。图表21：Driver与TIA在光链路中的位置硅雾听松VCSELWDM器件，成熟阵列制造和数据中心应用积累为器件可靠性提供基础，光源与光引擎一体化也减少外置供光系统，适合对距离要求较短、愿意以更多纤芯换取低功耗和简化光路的Scale-up连接。VCSELNPOXPUPhotonicsVCSEL并行通道通常一纤长后模式色散与耦合条件会收紧。Broadcom公开的200GbpsVCSEL1pJ/bit3.2TNPO图表23：硅光NPO与VCSELNPO的适用边界Broadcom当前3.2T平台通常以32×112G电接口为起点，下一阶段6.4T或7.2T更200G/224G级通道。32×200G6.4T，36×200G可以形224G升级并不是简单把SerDes速率翻倍。PCB损耗裕TIA与连接器需要处理更多或更高速光通道，测试仪表和治具也要同步更新。3.2T验证过的机械与电气平台，进入6.4T/7.2T后仍需重新完成信号完整性、散热、可靠性和互操作评估。硅光和VCSELVCSELWDM、更长覆盖或更高前面板带宽密度的系统更适合硅光。设备商也可能在同一超节点内为不同链路层级采用不同光学平台。标准化与运行数据决定NPO能否走向规模部署NPO要支持多供应商，必须同时定义机械、电气、热、光学、管理和测试CPXNPOCPOCienaOpenCPX、OIFOPENNPO项目反映了共同诉求：让光ASIC3.2T6.4T/7.2T平才真正具备平台属性。但标准不会自动带来量产。光引擎点亮和眼图通过只说明局部链路可工作，察装配良率、运行小时数、现场故障率、维修时间和总拥有成本。Hi-ONE平台同时布局VCSEL3.2T7.2TNPO阿里3.2TNPO6.4TUPO与接口标准Beta、系统试点和下一代平台设计。腾讯3.2TVCSELVCSEL224G扩展上仍有不同取舍。3.2TNPO6.4TUPO阿里巴巴图表26：腾讯3.2TVCSEL与硅光NPO链路验证结果TencentCPO：面向更高带宽密度的中长期主线封装级光电转换释放功耗、面板与网络拓扑价值CPO将交换ASIC与一个或多个光引擎纳入共同封装系统，使高速电信号在毫米级或封装级范围内完成光电转换。它的直接目标是减少长板级SerDesDSPRadix释放空间。2.5D3DBroadcomCPOASIC和光引擎可以位2.5D3DInP或其他材料，EICCPO，应先确认光引擎是否与主芯片处于共同封装和联合产品边界，再讨论内部技术路线。第一项收益是缩短电通道。PCB、多个过孔和前面板连接器，SerDes可以采用更短距接口，减少高摆幅驱动、复杂均衡和重定时；DSP随着单通道进入200G/224G，这部分收益会比112G时代更具价值。第二项收益是整机能效，而不是简单的模块功耗相减。Cisco51.2TCPO25%—30%的整机功耗；Broadcom576GPUDSPLROCPO16.2kW、7.1kW。上述数字依赖系统边界，但共DSP能够释放可观的能源与冷却预算。图表28：特定51.2T系统示例中，CPO通过减少光学与冷却负担降低整机功耗Cisco第三项收益是前面板带宽密度。OSFP/QSFP模块、笼子和模块RU节点，更多出纤能力还可能支持更大规模的跨机架Scale-up域。图表29：相同3.2T带宽下，完整可插拔模块（4x800G）与CPO光引擎占用空间差异明显Cisco实物体积对比把“前面板密度”从抽象概念变成了直观差异。800GOSFP3.2T3.2TCPO光引擎也能提供相同数量I/ORadix交换ASIC，减少网络层级和中间端口；如果系统能够因此从多级Clos结构转向的系统价值可能因此大于单链路功耗差异。图表30：CPO路线图以更高集成度和更低单位带宽能耗为主要目标BroadcomCPOASICSerDes同一整机联合优化，减少开放可插拔接口为最坏通道和跨供应商互操作预留须同时掌握芯片、光学、封装、冷却、软件和服务流程。CPO导入的触发条件可以概括为三点：前面板带宽密度已无法通过模块形DSP消耗的功耗接近系统可接受上限，设备商拥有足够的平台控制力承担联合设计与售后责任。如果三项中只有单项成立，LPO可能仍是更经济的选择。CPO最可能率先进入对带宽密度和能效最敏感、且设备商能够控制完整平SKU中并行提供CPO和传统配置，让客户以较小比例积累运行经验。英伟达与台积电推动CPO由技术验证走向系统导入英伟达已落地Quantum-X800-Q3450和Spectrum-X两代CPO交换机，分别用于InfiniBandCPO与电子驱动芯片（EIC）通过台积电3DCOUPE平台混合键合，PIC光芯片采用N65MRMN6TIAQuantum-X800-Q34504Quantum-3交换ASIC，单颗SC单向带宽8TTs颗C配63OE可实现1.6Tbps单向带宽，8TX+8RX200Gbps2路光纤供给外置激光器ELS72OE。pctum-X面向通用Iecrm（单MCM102.4T）、Spectrum6800（4MCM409.6T）。其中核心单颗Spectrum-6交换ASIC8224GSerDesI/O3632OE故障自动切换备用引擎，单OE带宽提升至3.2Tbps，内置16TX+16RX200G光通道，4路ELS激光馈入光纤，整机有效带宽32×3.2T=102.4Tbps。构 ）Nvidia NvidiaCOUPE（CompactUniversalPhotonicsEngine）是台积电提出的高性CPO/OIOGTC2025大会上展示了其COUPE光引擎，成为首批上市的COUPE产品；除NvidiaCOUPE平台；GlobalFoundriesFotonix平台制造单片式光引擎的OIO核心AyarLabsCOUPE纳入了其发展规划。COUPESoIC-X堆叠技术的结合，COUPESoIC将光芯片和电芯片堆叠在（Photonic异质集成的封装集成架平台（integrationplatform）。COUPETSMCCOUPE65nm12CD和刻蚀深度均可以2nmGe外延等传统的6图表34：台积电的硅光子平台整合示意图TSMCPIC无凸点堆叠结构上采用单一通用EIC，同时支持GC和EC。对于光栅耦合方案，COUPE-GC（Si和金属反射器（MR），硅透镜设计在硅载体上，MR置于GC正下方，FAU直接附着在COUPE-GC上，可兼容多排FAU。案 案TSMC TSMCCOUPE平台也支持边缘耦合方案，台积电将其命名为EPIS-BOE（Electronics-PhotonicsIntegratedSystem,BroadbandOpticalEngine)COUPE-ECEC（EC端接至光纤与COISiNSiNCOUPECOUPE平台中继PICSiNPIC。案 EPIC-BOESemianalysis TSMC晶圆制作完毕后，PICEICSoIC3D堆叠，其中硅光引擎直接放在基板上，交换芯片等则放在中介层上，形成完整的硅光引擎。EICSoIC合 于CoWoS的CPO构TSMC TSMC良率、热、光源、测试与维修决定CPO量产节奏CPO把高价值ASIC、PIC、EIC、光纤耦合结构和先进封装放入同一产品KnownGoodDie、KnownGoodOpticalEngine、晶圆级光测试、封装中间态测试和全流程追溯，使缺陷尽可能在进入高价值联合装配前被识别。图表41：CPO通过更宽的短距芯片接口和更细的封装互连提高边缘带宽密度OIF可以把芯片封装边缘理解为一个有限宽度的“门口”高速串行接口每条通道速度很快，但需要更复杂的收发电路；较低速、更多通道并排的短距接口，ASICEIC的性能会随ELS/ELSFP进入多颗光引擎，供光链光纤耦合与出纤是第三道制造门槛或通道一致性和可分离连接，是把实验室样机转化为生产节拍的关键。测试和诊断是第四道门槛。DSP、CDR、温度、光功率与告警集中在独立部件内，故障可以通过换模块隔离；CPO若采用线性或DSPASICSerDesELS必须证明节省的功耗和空间足以覆盖更高的故障处置成本。ASIC择权和第二供应商能力下降。开放程度与性能上限之间需要新的商业平衡。NO和CPOXRVSRC/ICNPO允图表42：从NPO到CPO，光互联向更高集成度演进奇异摩尔NPO会自动演变为CPO。ASIC测试和不可分离维修等问题，仍需要独立验证。NPO可以证明光学靠近ASIC“有用且可运行”，CPO还要证明更深集成“值得且可量产”。NPO6.4T/7.2T200G/224G/lane阶段会进一步压缩插PCB裕量，NPOCPO102.4T及SerDes的系统价值有望扩大。具体时点仍取决于客户平台和量产条件。SKU设备商可以CPO开放NPO与垂直整合CPO可能形成两类生态。NPO通过标准化光CPOASIC与系统平台统一设计，更容易获得CPX等方案试图在二者之间保留可替换光引擎边界。CPOCPO兼容接口。更现实的产业图景是按网络层级和设备SKU逐步导入，而不是一次性切换。I/O可以被视为相同逻辑向计算芯片封装边缘的进一步延伸，重点服务XPU之间的Scale-up、内存扩展与资源解耦。D2D接口、协议协同和更严格的尾时延控制，客户验证与封装生态也不同于交换机CPO；因此，本文仅将其作为中远期观察项，不扩大为独立主线。光学内移重塑产业链价