CN119452750A 三维nand闪存阵列的制造方法 （株式会社Hpsp）

2024.12.27PCT/KR2023/0093402023.07.03WO2024/005617KO2024.01.04板上垂直延伸的垂直NAND通道的三维NAND闪存射微波来向上述垂直NAND通道的底部面方向输24.根据权利要求3所述的三维NAND闪存阵列的制造方法，其中5.根据权利要求3所述的三维NAND闪存阵列的制造方法，其中，所述缺陷去除步骤在200℃至800℃的温度范围内执行。6.根据权利要求1所述的三维NAND闪存阵列的制造方8.根据权利要求1所述的三维NAND闪存阵列的制造方法，其中，所述晶相生长步骤在200℃至600℃的温度范围内执行。9.根据权利要求1所述的三维NAND闪存阵列的制造方法，其中，所述金属为选自镍3存储器件的需求也将急剧增加。存储器件也为了提高小面积内集成度而用固态内存(SSD，括将温度提升至硅熔点以上来进行再结晶化的固相结晶化(SPC，solidphasecrystallization)和仅以非晶多晶硅为目标来实现局部区域中的结晶化的准分子雷射结晶化(ELC，eximerlasercrystallization)以及在低温下进行结晶化的金属诱导横向结4金属诱导横向结晶化(MILC)，具有降低三维NAND闪存阵列的制造工序上的热负荷(heat5[0035]图3的(a)部分至图3的(e)部分为简要示出本发明的一个实施例的垂直NAND通道开的内容变得完整以及向本发明所属技术领域的普通技术人员充分传递本发明的思想而[0044]参照图1和图2，垂直NAND通道300可向XYZ正交坐标系上的Z轴方向垂直延伸在基板100上。垂直NAND通道300可以为使空穴(hole)或电子(electron)等载体(carrier)流动[0045]垂直NAND通道300可包括多晶硅310和氧化膜320。垂直NAND通道300为多晶硅310剖面)的厚度可以减少。当垂直NAND通道300的横截面的厚度减少时，泄漏电流(Off6[0050]多晶硅栅200可包括交替堆叠且堆叠多层的多个栅极210与栅极绝缘层220。多晶[0052]图3的(a)部分至图3的(e)部分为简要示出本发明的一个实施例的垂直NAND通道的结晶化(MILC)过程的图，图4为示出本发明的一个实施例的三维NAND闪存阵列的制造方[0054]参照图3的(a)部分至图3的(e)部分和图4，三维NAND闪存阵列的制造方法可包括阵列的制造方法还可包括多晶硅预处理步骤S10及缺陷去除步[0060]参照图3的(a)部分和图4，在多晶硅预处理步骤S10中，可以预处理多晶硅(非晶7[0063]多晶硅预处理步骤S10可在200℃至600℃的温度范围内执行。[0067]在根据一个实施例的金属膜形成步骤S20中，可通过施加外部磁场来将金属原子[0070]在晶相生长步骤S30中，可以向垂直NAND通道的端部局部照射第一微波。更具体[0072]当晶相生长步骤S30在低温下执行时，可以将向多晶硅和金属膜施加的损伤8[0075]在晶相输送步骤S40中，可照射第二微波来在比较快的时间内将晶体硅输送到垂[0078]在一个实施例中，可向三维NAND闪存阵列施加500℃的热量720分钟来输送晶体至400℃的温度范围内执行。[0082]根据一个实施例的第二微波WM可具有2.4GHz至2.5GHz的频带，优选地，具有(D2