第4章组合逻辑电路

4组合逻辑电路

4o1组合逻辑电路的分析

4.1.1写出如图题4。1。1所示电路对应的真值表。

田IH.1J

解：(1)根据图题4.1.1(a)所示的逻辑图，写出其逻辑表达式，并进行化简和变换得

L=AB+~A+B+BCC

=AB+A+8+BC+C

=AB+AB+I3+C

=B+A+C

根据上述逻辑表达式列出真值表如表题解4.1.1(a)所示。

ABCL

0001

0011

0101

0111

1o00

1011

1101

__________!____________________J____________________]1

(2)根据图题4。1O1(b)所示的逻辑图，写出逻辑表达式，并进行化简和变换得

J=ABC+ABC=A(BC+BC)

k=Z^+ABC=A(5C+BC)+A^C=A^C4-BC)ABC=6=1

根据上述逻辑表达式列出真值表，如表邈婚4。1o1(b)所示。

M4.1.1(b)

ABcL;

00911

fl0110

fl1810

01111

i0110

1011.9

1190

11119

4.1.2组合迂辑电路及榆入波形（A、D）如图题4.1。2所示，试写出输出端的这料表达式济画出榆出波形。

图建4.1.2

解：由逻辑电路写出逻辑表达式

L=AB+AB=AGB

首先将输入波形分段，然后逐段画出输出波形。当A、B信号相同时，输出为1,不同时，输出为0,得到输

出波形，如图题解4。1.2所示。

4O1.4试分析图题4.1。4所示逻辑电路的功能。

图霆4.L4

解：组合逻辑电路的分析步骤是，首先由逻辑电路写出逻辑表达式，然后根据逻辑表达式列出其值表，再由真

值表判断逻辑功能。由逻辑电路写出逻揖表达式

L=（A㊉）㊉（C㊉。）

列出其值表，如表题解4.1。4所示。

M4.1.4

ABCD1.

a10•:

・B-tI

1I101

•Oil0

•1001

11G1•

011。.

•1111

10091

10•1I

101«0

)0111

Iieo0

11011

■iio1

1i1ie

由真值表可知，输入奇数个1(或0),输出L=1,输入偶数

个1(或0),输出L=0,该电路为奇校电珞.

4.1.5逻辑电路如图题4.1。5所示，试分析其逻辑功能。

图跑4.L5

解:根据组合逻辑电路的分析步骤

(1)由逻辑电路写出输出与输入的逻辑表达式

L.=A+B=AB

J=A+B+A+B=(A+B)(A-¥B)=AB+^B

k—A十〃—AD

(2)列出真值表，如表题解4.1。5所示。

Aa

LiL：Lt

00o10

0I001

1

i01°0

1J

一。_10

由真值表可知，当A>B,Li=1,L2=L3=0;当AVB,L3=1,LI=L2=O;当A=B,L2=1,L,=L3=Oo

该逻辑电路为1位数值比较器.

4.1.6试分析图题4。1。6所示逻辑电路的功能。

8

ffiM4.1.6

解：根据组合逻辑电路的分析步骤，首先写出逻辑表达式

S=A㊉。㊉C

C0=(A0B)C,-7B

=(A3B)C+A8

=AB+ACj+BCj

根据逻辑表达式列真值表，如表题解4。1。6所示。

*第4.1.6

ABCsc

00B00

0•11fl

01010

01101

11014

Jo101

11101

11111

该电路为1位数全加器.A、B为被加数及加数，C,为低位进位，S为和,Co为高位进位。

4.1.7分析图题4。1.7所示逻辑电路的功能。

4

B、

图题4.1・7

解：由逻辑电路写出表达式

s0=A)㊉Bo

Q=AM)

*=A㊉q㊉4叫)

C,=A,B,+(AteBl)A0B0

列出其值表，如表题解4.1。7所示.

•・41.7

A,氏C,S1

0■•00。•

0■10•1

0•1■0•01

9011・110

1100•100

0101010J

0110・1■1

0111101I

10000110

1001•1*1

1■10・1•1

19111•10

11001・00

1101101・1

11101011

1111!110

由逻辑表达式和真值表可判断该电路是2位数全加器。A,Ao,BB。分别为2位被加数及加数，Si.S（为和,Co

为A。、Bo相加向高位的进位，G为A、Bi及Co相加向更高位的进位。

4.1.8分析图题4。1.8所示逻辑业路的功能。

国・4.1.8

解：按照组合逻辑电路的分析步骤进行.

(1)根据逻辑电路可写出各输出端的逻辑表达式，并直接进行化简和变换。

L,=~ABC=A+B+C

L5=BC^BC=BC+~BC

=C

L,=D

F=~AB^C=AB+AC

(2)列写真值表，如表题解4.108所示。

IfiA,出

ABCDL：L,F,

001010010

00e1I0090

•0100111*

0011011•0.

01«00I11

01.101■•G

.1100u11

»111*u1e9

10.000•1■

1001■0*9•

10t001t11

101I11101

1100e1*11

11•1•1901

1110I0111

1111•0z01

(3)确定逻辑功能。分析真值表可知，当ABCD所表示的二进制数小于或等于9时，输出LL3L2L为对应输

入的十进制数9的补码。例如，对十进制数8求9的补码为9一8二1。同时标志位F输出为0。当揄入

的二进制数大于9时，输出与输入已不是上述的逻辑关系，并且标志位F输出为1,说明此事电路输

出的是伪码。这个电路逻辑功能是计算十进制数9的补码。

4o2组合逻辑电路的设计

4.2.1试用2揄入与非门设计一个3输入的组合逻辑电路.当输入的二进制码小于3时，输出为0;输入大

于等于3时，揄出为1o

解：根据组合逻辑的设计过程，首先确定输入、揄出变量、列出真值表，由卡诺图化简得到与或式，然后根据

要求对表达式进行变换，画出逻辑图。

(I)设揄入变量为A、B、C,输出变量为L,根据题意列真值表，如表题解4.2.1所示.

(2)由卡诺图化简，如图题解4。2.1(a)所示，经过变换得到逻辑表达式为

L=A+BC=ABC

(3)用2输入与非门实现上述逻辑表达式，如图题解4.2.1(c)所示。

ABC/tABc

0000.100i

0010101i

01«J10i

0111111i

4O2.2试设计一个4位的奇偶校验器.即当4位数种有奇数个1时输出为0,否则输出为1.可以采用各种

逻辑功能的门电路来实现.

解：(1)按照组合逻辑电路的设计步骤：设4个输入为A、8、C、D,瑜出为L.当ABUD中为奇数个1,输出

L二0；当ABCD有偶数个1或没有1,输出为L=1,由此列出真值表，如表题解4.2.2.

*94.2.2

ABcDLABcDL

00000009

0001010011

00)001D10]

001111011*

010011u0I

。1

0101•1010

0110110e

0I110111i1

(2)由真值表画出卡诺图，如图题解4.2。2(a)所示。

(3)由卡诺图写出逻辑表达式，并进行变换得

L=~ABCD+~ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD

=~AB（C75+CD）+AB（CD+CD）+AB（CD+CD）+AB（CD+CD）

=而C㊉Q+~AB[C㊉。）+AA（C㊉用+AB（C㊉。）

=（AB-A8）C㊉/）+（AB+AB）（C㊉D）

=+（4㊉B）（C㊉。）

=A®B®C®D

(4)由逻辑表达式可见，用异或门可以简化逻辑电路，因此，由异或门和非门构成的逻辑电路，如图题解

4o2.2(b)所示。

4.2.4试设计一可逆的4位码转换包路。当控制信号31时，它将8421码转换为格雷码;C=0时，它将格雷

码转换为8421码。可以采用任何门电路来实现。

解：(1)设X3、X?、X、X。分别为4个输入信号，丫3、Yz、Y、、%分别为4个输出信号，根据题意列出真值表，

如表题解4.2。4所示.当C二1时，输入X3X2X1X0作为8421码，对应的输出g3g为格雷码：当0=0时，输

入XMXXo则作为格雷码,对应的输出b3b2bh为8421码.注意，此事XXXM作为格雷码的排列顺序不是按照

它所对应的十进制数递增顺序，而是按照8421码的递增顺序排列。

(2)分别画出C=1和C=0时各输出函数的卡诺图，如图题解4。2.4(a)所示.

SM4.2.4

(3)由卡诺图可求得各输出逻辑表达式。若同时考虑C变量，当C=1时，有

&=X。

g2=(X3X2+X3X2)C=(X3©X2)C

8=(x/i+X2X1)c=(X2e)xjc

^0=(x1x0+xIx0)c=(xI®x0)c

当C二0时，有

4=x8

b2=(X3X^+X^X2)=(X3X2)C

4=(X,京元+京+x3x2x1+x^x2x^)c

•=[(X3X?+X^X2)X.+1X3X2+x^x?)x,]c

=[(X3©X2汉+(X3©X2)X1]c

=(乂3㊉X?㊉xR

%=(*3㊉乂2+％、乂0'

将上述两组方程合并，得到总的输出逻楫表达式

X=必+4=x?c+X3C=X3

Y2=g2+b2=(X3㊉X2)C+(X3㊉X2)C=x3ex2

X=gi+4=(X2㊉XJC+(X3㊉尢㊉X)C=(X2㊉XJC+(X㊉XJC

展开且重新组合，得

X=X1㊉(CXz+M

=x,©(CT?-cr>)

%=g°+4=x。㊉(瓦•而)

由此可画出与非门和异或门实现的逻辑电路，如图题解4.2。4(b)所示。

4.2,5试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加1的运算。可以

采用任何门电路来实现.

解：(1)设榆入变量为A、B、C、D,输出变量l_3、L?、L,、Lo,由题意列其值表，如表题解4。2。5所示。

表X4.2.5

幡A险

.4BC

LtL：/•I

0000000A

00011111

90>Q1JI-0

Q0111101

*10*1100

*1011011

011010]0

01111001

10U01II0*

10010111

1010011•

!0i10101

11c010u

1Ic10•11

11100*10

11110001

(2)由真值表画卡诺图，如图题解4。2.5(a)所示。

CD

(3)由卡诺图可求得各输出逻辑表达式。

\=AB+AC+AD+ABCD

=A㊉(B+C+0

I^^C+BD+BCD

="㊉(C+。)

L,=6。+。5=。㊉。

k=D

根据上述表达式用或门和异或门实现逻辑电路，如图题解4.2。5(b)所示。

4.2.6某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：

有三■人或三人以上同意，或者有两人同时同意，但其中一人是教练。求用2输入与非门设计该表决也路。

解：(1)设一位教练和三位球迷分别用A和B、C、D表示，并且这些榆入变量为1时表示同意，为0表示不

同意。揄出L表示表决结果，L为1时表示同意判罚，为0表示不同意。由此列出真值表，如表题解4.2。7

所示.

•W4.2.7

泊人■向稽入

ABCDLABCDL

00V0011100.

0011010U11

00100101♦1

001t1011

0100■11001

0101*11011

01100111・!

1111」

0111«1

(2)由真值表画卡诺图，如图题解4.2.7(a)所示。

由卡诺图化简得

L=AB+AC+AD+BCD

由于规定只能用2输入与非门，将上式变换为两变量的与非-与非运算式

L=ABACADBCD

=ABACADBCD

(1)根据L的逻辑表达式，画出由2输入与非门组成的逻辑电路，如图题解4.2.7(b)所示。

⑷(b)

-4.2.7

4.2.7设计一2位二进制数相加得逻辑电路，可以用任何门电路实现.

提示：

A4,

+1九

A“Ao和&、Bo分别为被加数和加数，Si、So为相加的和，G为进位位。

解：谈A、Ao和&、Bo分别为2位数加法的被加数和加数.Si、&为2位数加法的和，6为向更高位的进住。

由此列出真值表，如表题解4。2.8所示。

M机工«

A3!A.•区SiS,CI

0C0O0O

nnn1OJ•o

00100t0

QQll，GO,

010oloo

0101110

011OIIO

0111U0I

1000100

10011111

10JuJ10

10110・1

11000•i

31O|01l

I11Q0i・

1111，■・i

由真值表可得卡诺图，如图题解4.2.8(a)所示。

由卡诺图可得，、S。、G的简化逻辑表达式

£=4"&+4向为+444+484）+444反+48A综

A

=4（44+A4）+综（A4+耳）+4稣（4BX+A4）

=（A㊉q）（4+&））+A）4）（A㊉BI）

=（A㊉8］）4叫）+4练（4㊉即

=A$-㊉（4稣）

So=4A+48o=4㊉综

C1=A,Bl+AtA0B0+BlA0B0=A,B,+45）（A+B,）

由逻辑表达式可以画出逻辑图，如图题解4.2。8（b）所示。

4.2o9某雷达站有三部雷达A、B、C,其中A和B功率消耗相等，C的功率是A的2倍。这些雷达由2台

发电机X和Y供电，发电机X的最大榆出功率等于雷达A的功率消耗，发电机Y的最大功率等于雷达X的3

倍。要求设计一个逻辑电路，能够根据雷达的起动和关闭信号，以最年约得方式起、停发动机.

解：设雷达A、B、C起动为1,关闭为0,发电机X、Y起动

为1,停上为0。由题意可知，当A或B工作时，只需要X发电；A、B、C同时工作时，需要X和Y同时发电：

其他情况只需要Y发包。由此列出真值表，如表题解4.2。9所示。

HM4.2.9

ABCXY

0000a

00]0j

11010

01101

10G10

!0101

11001

11111

由其值表可画出卡诺图，如图题解4。2。9（a）所示。由卡诺图可得简化逻辑表达式

X=ABC+ABC+ABC

Y=AI3+C

由逻辑表达式，可画出与、或、非门构成的逻辑电路，如图题解4。2。9（b）所示。

X

BC

A

4。3.10有一水箱由大、小两台水泵ML和Ms供水，如图P3.4所示.水箱中设置了3个水位检测元件A、

B、Co水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当

水位超过C时水泵停止工作；水位低于C点而高于B点时检单独工作；水位低于B点而高于A点时比单独工

作；水位低于A点时限和Ms同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单.

［解］

题3.4的真值表

真值表中的川8己人后己人反.人86为约束项，利用卡诺图［图3。4(a)］化简后得到

・M^A+BC(Ms，”,的1状态表示工作,0状态表示停止)

ML=B

逻辑困如图A3.4(b)

(b)

4.4若干典型的组合逻辑集成电路

4.4o1优先编码器CD4532的输入端I产Fin,其余输入端均为0,试确定其输出丫2丫他。

解：优先编码器CD4532除数据输入端I,外，还有输入使能端EI,由于EI=0,根据其功能表可知，使能端EI

没有加有效信号，所以，Y?YiYo=000。

4.4.2试用与非门设计一4输入的优先编码器，要求输入、输出及工作状态标志均为高电,平有效。列出真值

表，画出逻辑图。

解：设输入I。、>、l2>h,输出及工作状态标志分别为％、Yi和GS,根据题意列出其值表，如表题解4.4。2

所示.由真值表可以得出该优先编码器的逻辑表达式，并写出与非-与非表达式

^=127.+13=12+13=7213

YQ=3+Iy=1^2+3

GS=/0+/,+/2+13=7()7I7273

由与非门构成的逻辑电路如图题解4o4.2所示。

黑解4.4.2

(1)优先编码器74HC147的功能表如表题4.4.3所示，试用74HC147和适当的门构成输出为842BCD码,

并具有编码输出标志的编码器.

*■4.4.3优先华口翻74排：147功健我

域人

77Kh4,Ah17

HHHH.HH*

XXXX.XX>

XXX•XXXX

XXXXXX1.

XXXXX,LH

XXXX1.HH

XXXL：HHH

XXLHHHII

XLHHHHH

LHHHHHH

解:由表题4。4o3可知，输出歹3歹2%已是8421BCD码的反码，因此只要在74HC147的输出端增加反相器就

可以获得题中所要求的输出码.在输入端均为高电平时工作状态标志GS位0,而有低也平信号输入时GS为1,

可由与非门实现此功能。74HC147为9个输入端，此题需要10个输入端，因此7o接在与非门的输入端，当

7o~79时，l_3~L。为0,GS为1。题中所要求的编码器的逻辑电路如图题解4.4。3所示。

-443

4。4.5为了使74HC138译码器的第10脚输出为低电平，试标出各输入端应置•的逻辑电平•解：首先查74HC138

的引脚图，了解各个引脚的含义.根据题意，74HC138的引脚图如图题解4.4。5所示。当A?、A。、E3接高电

平，&、云2、后接低电平，也源输入端16号脚解+5V,接地端8号脚接地时，第10号脚仁榆出为低电平。

图解4.4.5

4o4.6用译码器74此138和适当的逻辑门实现函数f=1万6+45e+486+48。.

解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式

n

F=ABC+ABC+ABC-ABC=“％+m4++h

="io-ni4♦ms-mi=匕)丫4y6丫7

在译码器揄出端用一个与非门，即可实现要求得逻辑函数。注意A接最高位A?端，C接最低位A。,逻辑图如

图题解4,4o6所示。

图解4.4.6

4.4.7试用一片74HC138实现函数L(4,8,C,O)=48G+ACO。

解：该题是用3输入的74HC138译码器实现4变量的逻辑函数，需要将其中3个变量接在输入端，另一个变

量有可能接在使能输入端。首先将函数式变换为最小项之和的形式，然后变换为3变量的最小项的形式.

L=ABCD+ABCD+ABCD+ABCD=A(BCD+BCD+BCD+BCD)

=A•Sb+m4+m5+如)=A•YyYxY5Yi

上述表达式中，最小项种的变量A均为1,因此，可以将A接在使能端E3上，在译码器输出端用一个与非门，

即可实现要求得逻辑函数，如图题解4.4.7所示。

E

3Z

—E

2

EY

—.

74HC138YHZ

K

A

H

A1M

AI

YT

图第4.4.7

4.4.82线-4线译码器74x139的输入为高电•平有效，使能输入及输出均为低电平有效.试用74x139构成4

线-16线译码器。

解：该题目是将2线-4线译码器扩展为4线-16线译码器。

设输入为A3A2A1A0,揄出为Zo~Zi5。每片74x139中含有两个2线-4线译码器，所以需要3片74x139构成

4线-16线译码器，译码器（0）的两个地址揄入端分别接高2位A3、A?,产生4个低有效信号分别控制译码

器（1）到（4）的两个地址揄入端分别并接在一起，作为2位A、A。的输入端，这样就构成4线-16线译码

器，如图题解4.4。8所示。

二

二

小三

4—一一

74吟。

图解4

4.4.9应用74HC138和其他逻辑门设计一地址译码器，要求地址范围是00H1FH.

解：十六进制数00H~1FH即为二进制数000000〜111111,共64个地址，每片74HC138有8个输出端，目此需要

8片74HC138构成64个输出的地址译码器，共6条地址线，其中3条接74HC138的输入端，A5、A,、A3作为片

选信号，通过反相器或直接与使能端£、瓦、N连接，片（1）的片瓦后=录人44，片（2）的用豆2元二录A|M,

片（3）的乌云25=不用4，片（4）的£云云二录不录，片：5）的用三2云=AAA，片（6）的

乌瓦后=44其,片（7）的片三22二A，A，片（8）的与云2元=义冗］,逻辑电路如图题解4.4.10所

示。

费解4.4.10

4A,A?74HCI3«

00074HC138(1)

00I?4HC138(2)

01074HC138(3)

01174HC13R(4)

J0074HC138C5)

10174HC138⑹

I107(HCi38(7)

11174HC13800

4.4,10指出题4。4.10种对应十六进制地址码07H、OEH、13H、2CH、3BH的榆入。

解：十六进制地址码07H、OEH、13H、2CH、3BH所对应的二进制码分别为

07H的揄入AAA3A2A也二000111

0EH的输入A5A4A3A2AIAO=OO111O

13H的输入A34A3A24即=010011

2CH的输入A^AaM,^IOHOO

3BH的输入A5A4A3A2A也=111011

4.4.14七段显示译码电路如图题4。4.14(a)所示，对应图题4.4.14(b)所示输入波形，试确定显示器显