2026年广州大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)

2026年广州大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（）。A.全相联映射B.直接映射C.组相联映射D.不一定2、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。A.19B.22C.30D.363、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、在补码加减交替除法中，参加操作的数和商符分别是（）。A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成5、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。A.原码B.补码C.反码D.移码6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit264MB/sB.20bit254MB/sC.20bit264MB/sD.32bit254MB/s8、完整的计算机系统应该包括（）。A.运算器、存储器、控制器B.外部设备和主机C.主机和应用程序D.主机、外部设备、配套的软件系统9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）。A.MM在CPU外，CS在CPU内B.MM按地址访问.CS按内容访问C.MM存储指令和数据，CS存储位置D.MM用RAM和ROM实现，CS用ROM实现11、（）不是常用三级时序系统中的一级。A.指令周期B.机器周期C.节拍D.定时脉冲12、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址13、零地址双操作数指令不需要指出操作数地址，这是因为（）。A.操作数已在数据缓冲寄存器中B.操作数隐含在累加器中C.操作数地址隐含在堆栈指针中D.利用上一条指令的运算结果进行操作14、内部异常（内中断）可分为故障（Fault）、陷阱（Trap）和终止（Abort）三类。下列有关内部异常的叙述中，错误的是（）。A.内部异常的产生与当前执行指令相关B.内部异常的检测由CPU内部逻辑实现C.内部异常的响应发生在指令执行过程中D.内部异常处理后返回到发生异常的指令继续执行15、I/O指令实现的数据传送通常发生在（）。A.I/O设备和I/O端口之间B.通用寄存器和I/O设备之间C.I/O端口和I/O端口之间D.通用寄存器和I/O端口之间二、填空题16、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。17、RISC的中文含义是______，CISC的中文含义是______18、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______19、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。20、多个用户共享主存时，系统应提供_______。通常采用的方法是_______保护和_______保护，并用硬件来实现。21、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G=______.22、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache的子集。23、数组多路通道允许________个设备进行________型操作，数据传送单位是________24、微程序设计技术是利用________方法设计________的一门技术。25、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。三、名词解释题26、海明距离：27、RLL码：28、EPROM：29、主设备：四、简答题30、什么是并行处理？31、同步通信方式：何谓存储总线？何谓I/O总线？各有何特点？32、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？33、什么叫寻址方式？为什么要学习寻址方式？五、计算题34、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含两位数符）。已知十进制数x=125，y=-18.125，试计算[x-y]补。（其结果用二进制真值表示，舍入时采用0舍l入法）。35、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？36、某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64B，每块设置了l位有效位。采用一次性写回策略，为此每块设置了1位“脏位”。要求：1）分别指出主存地址中标记（Tag）、组号（lndex）和块内地址（Offset）3部分的位置和位数。2）计算该数据Cache的总位数。六、综合题37、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围：1）不带符号数表示。2）原码表示。3）补码表示。4）反码表示。5）移码表示。38、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。1）画出指令周期流程。2）画出非流水线时空图。3）画出流水线时空图。4）假设时钟周期为100ns，求流水线的实际吞吐率。5）求该流水处理器的加速比。39、图是从实时角度观察到的中断嵌段。试问：这个中断系统可实现几重中断？请分析图中的中断过程。

参考答案一、选择题1、A2、A3、D4、B5、D6、C7、A8、D9、C10、B11、A12、D13、C14、D、15、D、二、填空题16、存储原理结构性能17、精简指令系统计算机复杂指令系统计算机18、寄存器一寄存器型寄存器一存储器型19、运算器存储器控制器20、存储保护存储区域访问方式21、2208位（1个字节）23022、主存L1级cache23、1（单）传输数据块24、软件操作控制器25、输入编码内码字模码三、名词解释题26、海明距离：在信息编码中，两个合法代码对应位上编码不同的位数。27、RLL码：游程长度受限码，将原始数据序列变换成28、EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。8，EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。9，SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。29、主设备：获得总线控制权的设备四、简答题30、答：广义地讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生；二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段，概括起来，主要有三种形式：（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。（2）空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性31、答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线是连接主机（CPU、M）与IO设备之间的总线，可扩展性好。32、答：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大（大约5：1）。存储系统中Cache一主存层次采用了程序访问的局部性原理，33、答：寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。寻址方式分为指令寻址和数据寻址五、计算题34、64.解析：首先将x和y转换成浮点数x=125=0.11111010×2011y=-18.125=-0.10010001×20101由于jx=00，0111，因此[jx]补=00，0111，同理[-jy]补=11，1011故[jx]补=00，0111；00.11111010[-jy]补=00，0101；11.01101111下面可以按照5个步骤来做：1)对阶。求阶差：[∆j]补=[jx]补-[jx]补=[jx]补+[-jy]补所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下：[y]补=000111，11.110110112）2)尾数求差。00.11111010+00.00100101（这里加的是y尾数的负数补码）01.00011111即[x-y]补=00，0111；01.00011111。3）规格化。尾数出现01.×××…x，说明需要右规一次即可，阶码加1，最后可得[x-y]补=00，1000；00.100011111（加了下画线的1为右规丢弃的1）4）舍入处理。山于右规低位丢1，因此尾数末位加1，即尾数变为00.10010000。5）溢出判断。最后阶符为00，没有溢出，最后应将[x-y]补=001000，00.10010000转换为二进制真值，即500x-y=0.10010000×2001000=0.10010000×28=1001000035、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。由于5μs远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。36、解析：主存地址由标记（Tag）、组号（Index）和块内地址（Offset）3部分组成，标记字段在前，组号字段居中，块内地址字段在后。1）因为块大小为64B，所以块内地址字段为6位：因为Cache中有128个主存块，采用4路组相联，Cache分为32组（128/4-32），所以组号字段为5位；标记字段为剩余位，32-5-6=21位。2）数据Cache的总位数应包括标记项的总位数和数据块的位数。每个Cache块对应一个标记项，标记项中应包括标记字段、有效位和“脏位”（仅适用于写回法）。因此，标记项的总位数=128×（21+1+1）=128×23=2944位。又由于数据块位数=128×64×8=65536位，因此数据Cache的总位数=2944+65536=68480位。六、综合题37、解析：此题考查各种机器数的表示范围：1）不带符号数表示范围：0~255。2）原码表示：-127~+127。3）补码表示：-128~+127。4）反码表示：-127~+127。5）移码表示：-128~+127。38、解析：1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。2）非流水线时空图如图b所示。假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。3）流水线时空图如图c所示。由图c可见，第一条指令出结果需要4个时钟周期。当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指令/s。5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔个时钟周期都输出一个结果。对于本题4级流水线而言，处理10条指令所需的时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.0839、解析：该中断系统可以实现5重中断。中断优先级的顺序是，优先权1最高，而现行程序运行于最低优先权（不妨设优先权为6）。图7-21中出现了