《电工电子技术》课件 模块五 数字电子技术

模块五数字电子技术22项目一认识数字电路认识门电路掌握数字电路基础知识任务一2.6线网方案评价任务二学习目标知识目标

1.了解数字电路的基本概念。

2.了解常用的几种数制和码制，掌握常见几种数制的相互转换。

3.掌握基本门电路和复合门电路的逻辑功能、逻辑符号。

4.认识TTL、CMOS门电路。技能目标

1.能够运用基本门电路构成复合门电路。

2.能够测试门电路的逻辑功能。素质目标

体验数字电路操作，培养逻辑分析能力，树立安全用电意识。33任务一掌握数字电路基础知识一、数字信号

电子电路中的电信号可以分成两类,一类是数值随时间连续变化的电信号,称为模拟信号,如温度、速度、压力等的模拟信号;另一类是不连续的突变信号,其在时间和数值上都是离散的,多以脉冲信号的形式出现,这一类信号称为数字信号。

脉冲信号也称脉冲波。电脉冲是指在短促的时间内突然变化的电信号。常见的脉冲信号如图5-1所示。55图5-1常见的脉冲波形

从广义上讲,一切非正弦的、带有突变特点的波形,统称为脉冲。数字电路处理的信号多是矩形脉冲,这种信号只有两种状态,可用二值变量(逻辑变量)来表示,即用逻辑1和0来表示信号的状态(高电平或低电平)本文所讲的数字信号,通常都是指这种信号。图5-2所示为正脉冲和负脉冲。66图5-2正脉冲和负脉冲二、数字电路77数字电路特点稳定性好抗干扰能力强便于集成和存储应用领域电子计算机数字通信数字式家用电器数字仪表数字控制装置工业逻辑系统

按照电子电路中工作信号的不同,通常把电路分为模拟电路和数字电路。这里把处理模拟信号的电子电路称为模拟电路,如各类放大器、稳压电路等;把存储、传递和处理数字信号的电子电路称为数字电路。任何一个数字电路的输出信号与输入信号之间都有一定的逻辑关系,具有一定的逻辑功能。

数字电路的主要逻辑单元是逻辑门电路和触发器。三、数制与码制88

在日常生活中,我们习惯采用十进制数,而在数字系统中进行数字的运算和处理时,采用的都是二进制数。二进制数位数太多,使用不方便,所以也经常采用十六进制数(每位代替四位二进制数)。1.常用的数制数制即为计数的规则或体制。(1)十进制数

由0、1、2、3、4、5、6、7、8、9十个数码组成,进位规则是逢十进一,计数基数为10,其按权展开式为：D=Σki

×10i例如,十进制数27.125可表示为按权的展开式:式中,下标10表示十进制,有时也用下标D表示十进制,两者都可以省略。(2)二进制数

由0、1两个数码组成,进位规则是逢二进一,计数基数为2,其按权展开式为：D=Σki

×2i例如,二进制数11011.001可表示为按权的展开式:

式中,式中,下标2表示二进制,有时也用下标B表示。

数字电路中常用数码0和1来表示相互对立的状态,如电平高和低、开关通和断、灯的亮和暗等。规定用1表示高电平,用0表示低电平,称为正逻辑;反之为负逻辑。若无特殊说明均采用正逻辑。(3)十六进制数

十六进制数采用16个数码:0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F,其中A、B、C、D、E、F分别表示10、11、12、13、14、15。进位规则是逢十六进一,计数基数为16,其按权展开式为：D=Σki

×16i例如,十六进制数9D可表示为按权的展开式:

式中,下标16表示十六进制,有时也用下标H表示。

二进制数的位数很多,不便于书写和记忆。例如,要表示十进制数4020,若用二进制表示,则为111110110100,若用十六进制表示,则为FB4,因此,在数字系统中常采用十六进制数代替二进制数。(4)二进制数与十进制数的相互转换①十进制转换为二进制。整数部分除以2,取余数,读数顺序从下往上;小数部分乘以2,取整数,读数顺序从上至下。

②二进制转换为十进制。

将二进制数按权展开后,按十进制数相加。1313(5)二进制数与十六进制数的相互转换。

①二进制正整数转换为十六进制数。

将二进制数从最低位开始,每4位分为一组(最高位可以补0),每组都转换为相应的十六进制数码即可。1414②十六进制正整数转换为二进制数。将十六进制数的每一位转换为相应的4位二进制数即可。1515

2.常用的码制

用数码或符号、文字来表示特定对象的过程称为编码,用于编码的数码称为代码,把各种编码的制式叫码制。

(1)二进制代码。

数字系统处理的信息,一类是数值,另一类则是文字和符号。这些信息往往采用多位二进制数码来表示。通常把这种表示特定对象的多位二进制数叫二进制代码。

二进制代码与所表示的信息之间应具有一一对应的关系,用n位二进制数可组合成2n个代码,若需要编码的信息有N项,则应满足2n≥N。1616(2)BCD码

BCD码指的是用十个特定的四位二进制数来分别表示一位十进制数的编码方式,这种特定的四位二进制数简称BCD码。由于四位二进制数码有十六种不同的组合状态,用以表示十进制数中0-9这十个数码时,只需选用其中十种组合,其余六种组合则不用(称为无效组合)。因此,BCD码的编码方式有很多种。最常用的BCD码是8421BCD码,见表

5-1。1717十进制数01234567898421BCD码0000000100100011010001010110011110001001表5-118181.将下列十进制数转换成二进制数。(1)5;(2)36;(3)235。2.将下列二进制数转换成十进制数。(1)101;(2)1011;(3)11010。3.将下列二进制数转换成十六进制数。(1)11101;(2)101010;(3)11000100。任务二认识门电路知识准备逻辑变量用字母A、B、C、...、X、Y、Z表示只有两个取值：逻辑0和逻辑0和1不表示具体数值，只表示相互对立的两种状态三种基本逻辑关系与逻辑：所有条件都具备，结果才发生或逻辑：有一个或以上条件具备，结果就发生非逻辑：条件具备时结果不发生，条件不具备时结果发生一、分立元件门电路2121

门电路是数字电路最基本的逻辑单元。它是一种开关电路,当若干个输入信号满足一定条件时,就有信号输出;否则,没有信号输出。在门电路的输入和输出信号之间存在一定的逻辑关系,故门电路也称为逻辑门电路。

基本逻辑门电路有与门、或门、非门。

用这些基本逻辑门电路还可以组成各种复合门电路。

门电路可以用二极管、晶体管和电阻等分立元件组成,称为分立元件门电路。1.与门

(1)与逻辑关系

决定一种结果的所有条件都具备时,这个结果才能发生,这种逻辑关系称为与逻辑关系,简称与逻辑。如图5-3a)所示,只有当开关A和B都闭合时,灯泡F才会点亮;A和B只要有一个断开,灯炮就不亮。所以灯亮的条件是开关A与B都闭合,这就是与逻辑关系。

(2)二极管与门电路。

实现与逻辑关系的电路称为与门电路。如图5-3b)所示为最简单的二极管与门电路。与门电路具有多个输入端(图中是两个,即A、B),只有一个输出端F。如图5-3c)所示为与门的逻辑符号。设“0”表示低电平(<0.35V),“1”表示高电平(>2.4V)。两个输入端信号电平的状态可以有四种不同的组合。2222现分析其输入和输出间的逻辑关系如下:①VA=VB=0V,此时VDA、VDB均导通,VF=0.7V。②VA=0V,VB=3V,此时VDA迅速导通,VDB承受反向电压而截止,VF=0V。③VA=3V,VB=0V,此时VDB迅速导通,VDA承受反向电压而截止,VF=0.7V。④VA=VB=3V,此时VDA、VDB均导通,VF=3.7V。综上所述,只有当输入VA、VB全为高电平时,输出才是高电平,否则输出均为低电平。与门逻辑状态见表5-2。2323图5-3与门2424与逻辑关系可用逻辑运算表达式(简称逻辑表达式)来表示:F=A·B(5-1)这种逻辑关系称为逻辑乘。为便于记忆,可概括为:全1出1,有0出0。2.或门(1)或逻辑关系。当决定一件事情的几个条件中,有一个或一个以上条件具备,这件事情就会发生,这样的因果关系称为或逻辑关系。如图5-4a)所示,当开关A和B中有一个闭合时,灯泡F就会点亮。所以灯亮的条件是开关A或B闭合,这就是或逻辑关系。

(2)二极管或门电路。

实现或逻辑关系的电路称为或门电路。如图5-4b)所示为最简单的二极管或门电路,其有两个输入端A、B和一个输出端F。设“0”表示低电平,“1”表示高电平。功能分析:2525①VA=VB=0V,此时VDA、VDB均导通,VF=-0.7V。②VA=0V,VB=3V,因VDB两端的正向电压高,所以优先导通,VDA承受反向电压而截止,VF=3V-0.7V=2.3V。③VA=3V,VB=0V,因VDA两端的正向电压高,所以优先导通,VDB承受反向电压而截止,VF=3V-0.7V=2.3V。④VA=VB=3V,此时VDA、VDB均导通,VF=2.3V。综上所述,只要输入中有一个(或一个以上)是高电平,输出就为高电平,否则输出均为低电平。或门逻辑状态见表5-3。2626图5-4或门2727或逻辑关系可用逻辑运算表达式来表示:F=A+B(5-2)这种逻辑关系称为逻辑加。为便于记忆,可概括为:有1出1,全0出0。3.非门(1)非逻辑关系。非即相反。当条件具备时,事情不发生;而条件不具备时,事件必然发生,这样的因果关系称为非逻辑关系。如图5-5a)所示,当开关A闭合时,灯泡F不会点亮;而开关A断开时,灯泡F会点亮。所以,灯亮与开关闭合是非逻辑关系。

(2)非门电路

实现非逻辑关系的电路称为非门电路。如图5-5b)所示为三极管非门电路,其中只有一个输入端A和一个输出端F。图中,三极管工作在饱和或截止两种状态。当三极管发射结承受正向电压时,三极管饱和导通,这时UCE=UCES≈0.2V,当三极管发射结承受反向电压时,三极管截止,三极管C极与E极相当于开路。2828功能分析:

当端为低电平时,三极管截止,输出VF=5V,为高电平;反之,当输入为高电平时,三极管饱和导通,输出VF≈0.2V,为低电平。

由此可知,该电路实现的是非逻辑关系,当输入为低电平(条件不具备)时,输出就为高电平(事情就发生),否则输出为低电平(条件具备,事情就不会发生)。非门逻辑状态见表5-4。2929图5-5非门3030

如图5-5c)所示为非门的逻辑符号。非逻辑关系可用逻辑运算表达式来表示:F=A(5-3)

这种逻辑关系称为逻辑非。为便于记忆可概括为:有1出0,有0出1。4.常用的复合门电路

所谓复合门,就是把与门、或门和非门结合起来作为一个门电路来使用。例如,把与门和非门结合起来构成与非门,把或门和非门结合起来构成或非门等。复合门电路性能好、功能强、使用灵活,是目前数字电路中最常用的基本逻辑单元。

(1)与非门。

由与门和非门组成的复合门称为与非门,其逻辑符号如图5-6所示。与非门的逻辑功能为:有0出1,全1出0。其逻辑表达式为:3131图5-6与非门(2)或非门。

由或门和非门组成的复合门称为或非门,其逻辑符号如图5-7所示。或非门的逻辑功能为:有1出0,全0出1。其逻辑表达式为:3232图5-7或非门(3)异或门。

异或门的逻辑符号如图5-8所示,其逻辑功能为:相同出0,不同出1。

其逻辑表达式为:3333图5-8异或门3434常用的复合门电路见表5-5。3535二、集成门电路

前面所介绍的门电路可以由分立元件组成,但实际使用时一般采用集成逻辑门。集成门电路包括两种常用类型:TTL门电路和CMOS门电路。1.TTLVA门电路

TTL门电路全称为晶体管-晶体管集成逻辑门电路。TTL门电路有不同系列的产品,各系列产品的参数不同,其中LSTTL系列的产品综合性能较好,应用比较广泛,下面以LSTTL电路为例,介绍TTL门电路。(1)TTL与非门电路。TTL的基本电路形式是与非门,74LS00是一种四2输入的与非门,其内部有四个两输入端的与非门,其电路图和引脚图如图5-9所示。3636图5-9与非门74LS003737TTL集成与非门的典型电路由输入级、中间级和输出级三部分组成其中,输入级以多发射极晶体管V1为主,它和电阻R1一起组成输入级,完成与逻辑功能,其每一个发射极都相当于一只二极管。中间级以普通晶体管V2为主,它和电阻R2、R3一起组成中间级,完成“倒相”功能,即从它的集电极和发射极分别输出两个信号,去驱动输出级的V3和V4工作。输出级以V3和V4为主,它们和VD7、R4一起组成输出级。通常,TTL集成与非门的高电平为3.6V左右,低电平为0.3V左右。其输入端接二极管VD5和VD6的作用是限制输入端出现的负极性干扰脉冲,保护多发射极晶体管。当输入端A、B为全“1”时,V1的几个发射结都处于反偏状态,其集电极输出高电平,使V2和V4同时达到饱和导通,此时V3截止,输出端F输出低电平“0”;当输入端A、B中至少有一个为“0”时,V1的几个发射结中至少有一个处于饱和导通状态,其集电极输出低电平,使V2和V4截止,此时V3饱和导通,输出端F输出高电平“1”。可见,该电路实现了与非的逻辑功能,其逻辑表达式为,它的逻辑符号与分立元件与非门完全相同。(2)TTL门电路的主要参数。

TTL门电路的主要参数见表5-6。这些主要参数反映了电路的工作速度、抗干扰能力和驱动能力等。38383939(3)TTL门电路使用规则。①电源电压使用范围为+4.5~+5.5V之间,实验时要求使用VCC=+5V。电源极性绝对不允许接错。②闲置输入端处理方法。a.悬空,相当于正逻辑“1”。对于一般小规模集成门电路的数据输入端,实验时允许悬空处理;对于接有长线的输入端、中规模以上的集成门电路和使用集成门电路较多的复杂门电路,所有控制输入端必须按逻辑要求接入电路,不允许悬空。b.直接接电源电压VCC(也可以串入一只1~10kΩ的固定电阻),或接至某一固定电压(+2.4V≤U≤4.5V)的电源上,或与输入端为接地的多余与非门的输出端相接。③输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。当R≤680Ω时,输入端相当于逻辑“0”;当R≥4.7kΩ时,输入端相当于逻辑“1”。对于不同系列的器件,要求的阻值不同。④输出端不允许直接接地或直接接+5V电源,否则将损坏器件。有时为了使后级电路获得较高的输出电平,允许输出端通过电阻R接至VCC,一般取R=1~5.1kΩ40402.CMOS集成门电路

MOS集成门电路以绝缘栅型场效应管为基本元件组成,MOS场效应管有

PMOS和NMOS两类。CMOS集成门电路是由PMOS和NMOS组成的互补对称型逻辑门电路。因具有功耗低、电源电压范围宽、抗干扰能力强、制造工艺简单、集成度高等优点,在数字电路、电子计算机及显示仪表等许多方面获得了广泛的应用。(1)几种常见的CMOS门电路。CMOS非门中常用的有六反相器CD4069,其内部由六个反相器单元组成,六反相器CD4069芯片引脚图如图5-10所示。图5-10CD4069引脚图4141CMOS集成逻辑门的种类很多。CD4011是一种四2输入与非门,其内部有四个与非门,每个与非门有两个输入端。CD4025是一种三3输入或非门,其内部有三个或非门,每个或非门有三个输入端。CD4085是一种CMOS双2-2输入与或非门,并带有禁止端,其逻辑符号如图5-11所示。其中禁止端的作用是:当禁止端有效时,输出状态被锁定为0;当禁止端无效时,电路正常工作。即当INH=0时,;当INH=1时,F=0,此时输出状态被锁定为0。图5-11带禁止端的CMOS与或非门逻辑符号(1/2CD4085)4242(2)CMOS集成门电路使用规则。①VDD接电源正极,VSS接电源负极(通常接地),不得接反。CC4000系列的电源允许电压在+3~+18V范围内选择,实验中一般要求使用+5~+15V。②所有输入端一律不准悬空。

闲置输入端的处理方法:按照逻辑要求,直接接VDD(与非门)或VSS(或非门);在工作频率不高的电路中,允许输入端并联使用。③输出端不允许直接与VDD或VSS连接,否则将导致器件损坏。④在装接电路,改变电路连接或插、拔电路时,均应切断电源,严禁带电操作。4343项目二分析设计组合逻辑电路了解常用组合逻辑电路掌握组合逻辑电路的分析和设计方法任务一2.6线网方案评价任务二学习目标知识目标1.掌握逻辑代数公式及逻辑函数化简方法。2.掌握组合逻辑电路的分析和设计方法。3.了解编码器、译码器典型集成电路。4.掌握七段LED数码管的使用方法。技能目标1.能够进行组合逻辑电路的分析和设计。2.能够进行组合逻辑电路的测试。素质目标

细致探究组合逻辑电路的分析、设计和测量要求，树立安全操作意识，养成认真严谨的职业精神。4444任务一掌握组合逻辑电路的分析和设计方法一、逻辑代数及逻辑函数的化简1.逻辑代数

逻辑代数是描述逻辑关系、反映逻辑变量运算规律的数学,它是分析和设计逻辑电路所采用的一种数学工具。

逻辑代数又称布尔代数或者开关代数,它是研究逻辑电路的数学工具。它与普通代数类似,只不过逻辑代数的变量只有两种取值:“0”和“1”。这里的“0”和“1”仅代表两种相反的逻辑状态,并没有数量大小的含义,因而逻辑代数的运算规律也与普通代数有差别。46464747逻辑代数的基本公式和基本定律见表5-8。4848逻辑代数常用的公式及推导证明过程,见表5-9。49492.逻辑函数的化简

按照上述公式可对逻辑函数进行化简。逻辑函数的表达式中最常用的是与或形式,与或式的最简单标准为:①表达式中所含乘积项数最少;②每项中所含变量个数最少。

公式化简法是利用基本公式和定律化简逻辑函数的方法。利用公式化简时,常采用以下几种方法。(1)并项法。

并项法即利用A+A非=1的关系,将两项合并为一项,并消去一个变量。(2)吸收法。

吸收法即利用A+AB=A消去多余的项。(3)消去法。

消去法即利用A+A非B=A+B消去多余的因子。5050(4)配项法。

配项法即利用A+A非=1,在函数某一项中乘A+A非,展开后消去更多的项。也可利用公式A+A=A,在函数上加上多余的项,以便获得更简化的函数式。

化简逻辑函数时,往往是上述方法的综合应用。二、逻辑函数的表达方式及其相互转换51511.逻辑函数的表达方式

逻辑电路的功能可用逻辑函数来表述。对于某一实际问题的功能要求,如果以逻辑自变量(原因)作为输入,以逻辑因变量(结果)作为输出,那么当输入量的取值确定后,输出量便随之确定,这种输出与输入之间的函数关系就称为逻辑函数。

逻辑函数除可以用逻辑运算表达式(逻辑表达式)表示以外,还可以用相应的真值表(也称逻辑状态表)以及逻辑电路图(简称逻辑图)来表示。真值表与前述基本逻辑关系的真值表类似,就是将各个变量取真值(0和1)的各种可能组合列写出来,得到对应逻辑函数的真值(0或1)。逻辑电路图(简称逻辑图)是指由基本逻辑门或复合逻辑门等逻辑符号及它们之间的连线构成的图形。52522.逻辑图与逻辑表达式的互换(1)由逻辑图写出逻辑表达式。

由逻辑图写出逻辑表达式的方法是:从输入端着手,逐级写出各级输出端的函数式,最后得到该逻辑图所表达的逻辑函数。5353(2)由逻辑表达式画出逻辑图。

由逻辑表达式画逻辑图的方法是:将表达式中的“与”“或”“非”等基本逻辑运算用相应的逻辑符号表示,并将它们按运算的先后顺序连接起来。54543.逻辑表达式与真值表的互换(1)由逻辑表达式列写真值表。

由逻辑表达式列写真值表的方法是:首先将函数中变量的各种可能取值(真值)全部列写出来,再将每一真值组合代入原逻辑表达式,计算(按逻辑运算规则)出函数的真值,并将输入变量值与函数值一一对应地列成表格,即得该函数的真值表。55555656(2)由真值表写出逻辑表达式。

由真值表写出逻辑表达式的方法是;将表中函数值为1的所有真值组合找出,在每一组合中,变量取值为“0”的写成反变量,取值为“1”的写成原变量,这样一个组合就得到一个“与”项,再把这些“与”项相“或”即得表达式。三、组合逻辑电路的分析方法5757

组合逻辑电路的分析是在电路结构给定后,研究电路的输出与输入之间的逻辑关系。其分析步骤为:根据已知的逻辑图→写出逻辑表达式→用逻辑代数对表达式进行化简→列逻辑状态表→分析逻辑功能。5858四、组合逻辑电路的设计方法5959

组合逻辑电路的设计是根据给定的实际逻辑要求,设计出最简单的逻辑电路图。其步骤为:根据实际问题的逻辑关系→列出逻辑状态表→写出逻辑表达式并进行化简→画出逻辑图。

下面以加法器为例来介绍组合逻辑电路的设计。加法器是用来进行二进制数加法运算的组合逻辑电路。

1.半加器

不考虑低位进位信号的两个1位二进制数相加,实现这种加法运算的电路称为半加器。

设两个加数分别用A、B表示,和用S表示,向高位的进位用C表示。根据半加器的功能和二进制数加法运算规则,可列出半加器的真值表,见表5-13。6060由逻辑状态表可得半加器的逻辑表达式为

图5-14半加器逻辑图和逻辑符号由逻辑表达式可画出逻辑图。其逻辑图和逻辑符号如图5-14所示。61612.全加器

考虑低位进位信号的两个1位二进制数相加,实现这种运算的电路称为全加器。

设两个加数分别用Ai、Bi

表示,低位来的进位用Ci-1表示,和用Si表示,向高位的进位用Ci表示。根据全加器的功能和二进制数加法运算规则,可列出全加器的真值表,见表5-14。6262由逻辑状态表可得全加器的逻辑表达式为由逻辑表达式可画出逻辑图。其逻辑图和逻辑符号如图5-15所示。图5-15全加器逻辑图和逻辑符号任务二了解常用组合逻辑电路一、编码器6464

按输出代码种类的不同,编码器可分为二进制编码器和二-十进制编码器。1.二进制编码器

二进制编码器是用n位二进制代码来表示2n个一般信号的数字电路。根据编码器输出二进制代码的位数,二进制编码器可分为2位二进制编码器、3位二进制编码器等。

(1)2位二进制编码器。

这里以2位二进制编码器为例,分析二进制编码器的工作原理。

如图5-16所示,它有4个输入信号I0-I3,输出的2位二进制代码为Y0和Y1,故又称为4线-2线二进制编码器。图5-162位二进制编码器6565

当输入信号端的按键未按合时,其上端电位是高电位(+VCC),使与非门的输入端是高电平。当按键按合后,就使相应与非门的输入端接地,输入低电平。

2位二进制编码器输出信号的逻辑表达式为2位二进制编码器的真值表见表5-16。6666(2)TTL集成电路8线-3线优先编码器74LS148。如图5-17所示是中规模集成电路8线-3线优先编码器74LS148的引脚排列图,其真值表见表5-17。表中符号“×”表示任意电平。图5-1774LS148引脚排列图676768682.二-十进制编码器

二-十进制编码器是将十进制的十个数码0、1、2、…、9编成二进制代码的逻辑电路。最常用的二-十进制编码器就是8421BCD码编码器。

一种键控式8421BCD码编码器逻辑电路如图5-18所示。其输入通常是10条信号线,分别代表十进制数0-9,输出是四位8421BCD码Y3-Y0,是一种10线-4线编码器。其简化真值表见表5-18。图5-188421BCD码编码器

现在分析8421BCD码编码器的工作原理:当按下“1”键时,只有Y0对应与非门的输入有0(低电平),使Y1=1;其余三个与非门的输入全是1(高电平),输出均为0。此时,编码器输出Y3Y2Y1Y0=0001。同理,当按下“7”键时,编码器输出Y3Y2Y1Y0=0111。由逻辑图或真值表可得各输出端的逻辑表达式如下:

显然,8421BCD码编码器在使用时,同一时刻只能有一个输入端为0,即只能按下一个键。二-十进制编码器也有优先编码器,常见型号有中规模集成电路74HCT147等,其工作原理类似于前述的二进制优先编码器。7171二、译码器

译码器也称为解码器,译码器的功能与编码器相反,它将具有特定含义的二进制代码按其原意“翻译”出来,并转换成相应的输出信号。1.二进制译码器

二进制译码器是把二进制代码翻译成对应输出信号的电路,又称变量译码器。它若有n个输入线,则对应2n个输出线。常见的芯片有2线-4线译码器、3线-8线译码器、4线-16线译码器等。其引脚排列图如图5-19所示。其真值表见表5-19。图5-1974LS138引脚排列图727273732.二-十进制译码器

二-十进制译码器是将二-十进制代码(BCD码)翻译成对应的10个二进制数字信号的电路,又称为4线-10线译码器。

中规模集成电路CT4042引脚排列图如图5-20所示。CT4042没有使能控制端,输出为反变量,即低电平有效,且采用完全译码方案。其真值表见表5-20。图5-20CT4042引脚排列图747475753.显示译码器

显示数字或符号的显示器一般应与计算器、译码器、驱动器等配合使用。显示译码器是一种数字电路,是将二进制转换为驱动显示设备所需要的信号,核心是将编码数据转换为对应的显示信号,使显示器能够正确的显示数字、字母和符号。

常见的有七段发光二极管(LED)数码管和集成显示译码器。7676(1)七段发光二极管(LED)数码管。7777(2)集成显示译码器。图5-23CT4248外引脚排列图集成显示译码器CT4248真值表见表5-21。项目三分析时序逻辑电路了解常用的时序逻辑电路认识触发器任务一任务二认识555定时器及其应用任务三了解数/模和模数转换任务四学习目标知识目标1.掌握基本RS触发器、同步RS触发器、JK触发器、D触发器、T触发器和T'触发器。2.掌握寄存器、计数器的功能和常见类型。3.理解555定时器及其应用。4.掌握数/模和模/数转换。技能目标1.能够进行时序逻辑电路的分析和设计。2.能够进行时序逻辑电路的测试。素质目标细致探究时序逻辑电路的分析、设计和测量要求，树立安全操作意识，养成刻苦钻研、开拓创新的职业精神。7979任务一认识触发器一、RS触发器81811.基本RS触发器

(1)电路组成与逻辑符号。

基本RS触发器由两个与非门交叉连接而成,如图5-24所示。其中,Q、Q非是输出端,RD非、SD非是信号输入端。正常工作时,Q和Q非总是互补状态。该电路有两个稳定状态,一个是Q=0、Q非=1时,称为触发器的“0”状态;另一个是Q=1、Q非=0时,称为触发器的“1”状态。利用这两个状态就可以存储(或记忆)一位二进制数码“0”或“1”。图5-24基本RS触发器8282(2)工作原理。

当RD非=0、SD非=1时,与非门A的输入有“0”,故Q非=1,而此时与非门B的输入全为“1”,故Q=0,所以触发器处于“0”状态,与触发器的原状态无关,RD称为置“0”端或直接复位端。

当RD非=1、SD非=0时,与非门B的输入有“0”,故Q=1,而此时与非门A的输入全“1”,故Q非=0,所以触发器处于“1”状态,也与触发器的原状态无关,SD非称为置“1”端或直接置位端。

当RD非=1、SD非=1时,若触发器原状态为“0”,与非门A的输入有“0”,则输出Q非=1,此时Q=0,即触发器保持原状态“0”不变;若触发器原状态为“1”,与非门B的输入有“0”,则输出Q=1,此时Q非=0,即触发器也保持原状态“1”不变。所以,不管触发器的原状态如何,触发器都将保持原状态不变。

当RD非=0、SD非=0时,与非门A和B的输出均为“1”,即Q=Q非=1,这不符合基本RS触发器的要求,因此这种情况应禁止出现。8383(3)逻辑功能。

基于RS触发器的两个输入端具有4种不同的输入组合,分析其输出状态与输入信号之间的关系,总结出全部工作情况得到其真值表,见表5-23。因为触发器属于时序逻辑电路,它的输出不仅与触发信号有关,还与触发信号加入前的触发器原状态有关,称这个原状态为初态,用Qn表示;触发信号作用之后的新状态则称为次态,用Qn+1表示。8484858586862.同步RS触发器

在数字系统中,一般包含多个触发器,常常需要各触发器按一定的节拍同步动作,以取得系统的协调。为此引入一个同步信号去控制,称之为时钟脉冲信号,简称时钟脉冲,用CP表示。受时钟脉冲控制的触发器称为同步触发器或钟控触发器。

(1)电路组成与逻辑符号。同步RS触发器的逻辑电路图如图5-27a)所示。图5-27同步RS触发器8787(2)逻辑功能。

与基本RS触发器的分析方法类似,当CP=0时,与非门C、D被封锁,不管R、S端输入什么信号,C、D门的输出都为“1”,触发器保持原状态;当CP=1时,与非门C、D打开,输入信号R、S反相后被送到基本RS触发器的输入端,触发器按输入R和S的不同状态组合得到相应的输出状态,其简化真值表见表5-24。88888989二、JK触发器

JK触发器有两个输入信号,分别用J和K表示。JK触发器在时钟脉冲CP的作用下,具有置“0”、置“1”、保持和翻转(计数)的功能。这就表明,JK触发器能够完成触发器的全部逻辑功能,是一种性能优良的全功能触发器。JK触发器的真值表见表5-25。9090JK触发器主要采用边沿触发方式和主从触发方式。常用的下降沿触发方式JK触发器的图形符号如图5-31所示。JK触发器的逻辑功能可用波形图表示,如图5-32所示。图5-32JK触发器的波形图图5-31下降沿触发方式JK触发器的图形符号9191三、D触发器

D触发器只有一个信号输入端,该输入端信号用D表示。D触发器在时钟脉冲作用下,有置“0”和置“1”两种功能。D触发器的真值表见表5-26。9292在TTL集成触发器中,D触发器多采用维持-阻塞电路结构形式。这种电路结构形式的触发器使用的是边沿触发方式。上升沿触发方式D触发器的图形符号如图5-33所示。图5-33上升沿触发方式

D触发器的图形符号9393四、T触发器和T′触发器

T触发器只有一个信号输入端,用T来表示。T触发器在时钟脉冲的作用下,具有保持和翻转(计数)的功能,其真值表见表5-27。9494T触发器图形符号(下降沿触发)如图5-34所示。图5-34下降沿触发方式T触发器图形符号

T触发器在数字系统中应用较多,但较少有专门生产的定型产品,这主要是因为T触发器能够利用其他集成触发器转换而成。

T′触发器在时钟脉冲的作用下,只有翻转(计数)功能,故又称计数触发器。实际上当T触发器的输入信号保持为“1”时,就构成了T′触发器。

T′触发器只是T触发器应用的一个特例。9595五、集成触发器

像集成门电路一样,触发器也有TTL和CMOS两种。如图5-35所示,74LS112是TTL型下降沿触发的双JK触发器(一块芯片上集成两个独立的JK触发器)的集成电路。

它们的逻辑功能与前述JK触发器完全一样,在此不再赘述。图5-3574LS112集成双JK触发器任务二了解常用的时序逻辑电路一、寄存器97971.数码寄存器

用来存放二进制数码的寄存器称为数码寄存器。

由四个D触发器组成的四位并入并出数码寄存器如图5-36所示。使用前,直接在复位端加负脉冲将触发器清零。数码加在输入端d3、d2、d1、d0上,当时钟脉冲CP上升沿过后,

可见,数码寄存器只具有存放二进制数码的功能。

常见的国产TTL四位数码寄存器有CT1175、CT451、CT3175、CT4175等。四位数码寄存器CT1175的管脚排列图如图5-37所示,其逻辑功能见表5-29。989899992.移位寄存器

移位寄存器不仅能寄存数码,还具有移位功能,即使寄存的数码在每一个移位脉冲作用下依次左移或右移一位。移位寄存器在数字系统中应用很多,如使用移位寄存器进行乘法、除法等算术运算以及逻辑运算等。移位寄存器分为单向移位寄存器和双向移位寄存器两大类。100100

(1)单向移位寄存器。

只能沿一个方向(向左或向右)移位的是单向移位寄存器。

由四个D触发器组成的单向移位寄存器如图5-38所示。根据移位功能的要求,后面一位触发器的D输入端接前面一位的Q输出端。第一位的D输入端外接输入信号,移位脉冲信号直接加入各位触发器的CP端。在接收数码之前,所有触发器清零。图5-38单向移位寄存器101101

在CP上升沿作用下,待存数码送到FF0,其他各触发器的状态与CP作用前一瞬间第一位触发器的状态相同,即寄存器中的原有数码依次单向移动一位。若需寄存数码1011,首先要清零,然后在移位脉冲作用下,输入数码依次进入触发器。在第四个移位脉冲作用后,Q3=1、Q2=0、Q1=1、Q0=1,即1011这个四位二进制数码全部移入了寄存器。其工作过程如图5-39所示。图5-39单向移位寄存器的移位过程102102(2)双向移位寄存器。既可将数据左移又可将数据右移的寄存器称为双向移位寄存器。图5-40CT4194的管脚排列图103103

应用CT4194构成环形计数器如图5-41所示。所谓环形计数器,就是把移位寄存器的串行输出反馈到串行输入端,组成自循环移位寄存器。图5-41中,SBSA=01(右移方式),DSR=Q3非。设寄存器的初态为Q0Q1Q2Q3=0000,则在时钟脉冲作用下进行自循环右移,状态转换如图5-42所示。104104二、计数器1.计数器的分类

计数器的种类繁多,可按不同的分类标准进行分类。(1)按照进位数制的不同,计数器可分为二进制计数器、十进制计数器和N进制(即任意进制)计数器。(2)按照计数过程中计数变化的趋势(增加还是减少),计数器可分为加法计数器、减法计数器和可逆计数器(既可做加法计数,又可做减法计数)。(3)按照时钟脉冲引入的方式(或者计数器中各触发器翻转的次序),计数器可分为异步计数器和同步计数器。同步计数器就是组成计数器的所有触发器共用1个时钟脉冲(该时钟脉冲就是被计数的输入脉冲),使应该翻转的触发器在时钟脉冲的作用下同时翻转。1051052.二进制加法计数器(1)异步二进制加法计数器。

由三个D触发器组成的三位异步二进制加法计数器,如图5-43所示。各触发器已转换成T′触发器,具有Qn+1=Qn非的计数功能。高位触发器在相邻低位触发器从1变为0时翻转。

计数脉冲输入前,设各触发器的状态为0。第一个计数脉冲上升沿过后,Q0端由0变为1,其余各触发器状态不变。第二个计数脉冲上升沿过后,Q0从1变为0,因此第二个触

发器被触发而使其状态从0翻转为1。第三个触发器保持不变。以此类推,各触发器的输出波形如图5-44所示。106106107107(2)同步二进制加法计数器。

异步计数器由于进位信号是逐级传送的,因而计数速度受到限制。为提高计数器的工作速度,可使计数脉冲同时去触发所有的触发器,使应该发生状态更新的触发器同时翻转,且与输入计数脉冲同步。这种计数器称为同步计数器。

由三个JK触发器组成的三位同步二进制加法计数器如图5-45所示。图5-45三位同步二进制加法计数器108108三位同步二进制加法计数器的工作波形如图5-46所示。三位二进制加法计数器,能计的最大十进制数为23-1=7。n位二进制加法计数器,能计的最大十进制数为2n-1。图5-46三位同步二进制加法计数器的工作波形1091093.十进制加法计数器

十进制计数器是在二进制计数器的基础上得出的,用四位二进制数来代表十进制的每一位数,所以也称为二-十进制计数器。

由四个JK触发器组成的同步十进制加法计数器,如图5-47所示。图5-47同步十进制加法计数器110110

根据上述触发器控制端的逻辑表达式和触发器的功能,可以分析出在9个计数脉冲作用下,计数器的状态按照加法计数规律从0000变化到1001。当第10个计数脉冲输入后,计数器跳过六个不同状态,回到0000状态,完成一个计数循环。其波形如图5-48所示。图5-48同步十进制加法计数器的工作波形111111中规模集成同步十进制加法计数器CT4160的管脚排列如图5-49所示。图5-49CT4160的管脚排列图112112

用CT4160组成的十进制加法计数器的连线图如图5-50所示。图中CTP=CTT=1,计数器工作在计数状态。计数脉冲自CP端加入,从Q3~

Q0端输出。图5-50CT4160组成的十进制加法计数器的连线图任务三认识555定时器及其应用一、555定时器的电路结构114114555定时器的内部电路结构如图5-51所示。该电路由以下四部分组成。电压比较器电阻分压器基本RS触发器放电三极管V图5-51集成555定时器内部电路结构115115二、555定时器的引脚与逻辑功能1.引脚功能555定时器共有8个引脚,如图5-52所示。按照标号各端功能依次为:1脚为接地端,2脚为低电平触发输入端,3脚为输出端,4脚为复位端,5脚为电压控制端(不用时,要经0.01pF的电容接地,以防引入干扰),6脚为高电平触发输入端,7脚为放电端,8脚为电源端。图5-52555定时器引脚1161162.逻辑功能RD、SD(1)直接复位功能。(2)复位功能。(3)置位功能。(4)保持功能。

根据以上分析,555定时器可实现直接复位、复位、置位、保持4种功能。555定时器的逻辑功能,见表5-33。117117三、555定时器的应用1.多谐波振荡器

多谐波振荡器是一种常用的脉冲波形发生器,在接通电源后,它不需外加信号就能产生一定频率和幅度的矩形波。因该矩形波中含有多谐波成分,故称多谐波振荡器。在数字系统、微型计算机中,各种部件都是用统一的时钟脉冲来定时操作的,时钟脉冲一般由多谐波振荡器产生。多谐波振荡器由555定时器和外接元件R1、R2、C构成,如图5-53a)所示。其工作波形如图5-53b)所示。118118图5-53多谐波振荡器1191191201202.单稳态触发器单稳态触发器是一种基本脉冲单元电路,其特点如下:(1)它只有一个稳定状态,如果没有外加触发信号,它将一直保持这个稳定状态不变。(2)在外加触发信号作用下,电路能够从稳态翻转到另一个状态,但该状态只是暂时的,称为暂稳态,且经过确定的时间,电路将自动返回原来的稳态。(3)暂稳态的持续时间完全由电路本身的参数决定,与外加触发信号无关。单稳态触发器由555定时器、电阻、电容构成,如图5-54a)所示。其工作波形如图5-54b)所示121121图5-54单稳态触发器输出脉冲宽度(暂稳态的持续时间)为Tw≈1.1RC由上式可看出,单稳态触发器的输出脉冲宽度Tw仅取决于R和C的值,与电压大小和输入触发脉冲宽度无关。

调节R、C的值,即可调节Tw

。1221223.施密特触发器

施密特触发器是一种常用的脉冲波形整形电路,它能够把连续变化的信号波形(如正弦波、三角波)转换为矩形脉冲。利用施密特触发器还可以完成脉冲鉴幅(鉴别脉冲幅值的高低)、电压比较等功能。

施密特触发器由555定时器构成,如图5-55a)所示。图5-55施密特触发器123123

当输入信号ui<1/3VCC时,基本RS触发器置“1”,即Q=1,Q非=0,输出uo为高电平;当1/3VCC<ui<2/3VCC时,电路维持原状态不变,输出uo仍为高电平。

当输入信号增加到ui≥2/3VCC时,基本RS触发器置“0”,即Q=0,Q非=1,输出uo为低电平,电路处于第二稳态;ui再增加,只要满足ui≥2/3VCC,电路就维持该状态不变。若ui下降,只要满足1/3VCC<ui<2/3VCC,电路状态仍然维持不变。

当输入信号下降到ui≤1/3VCC

时,触发器再次置“1”,电路又翻转,输出为高电平,电路就由第二稳态返回第一稳态。

当输入三角波信号时,从施密特触发器的uo端可得到方波输出。其工作波形如图5-55b)所示。124124

由以上分析可知,在输入信号上升过程中,当ui≥2/3VCC时,输出由高电平变为低电平,即上限触发电压UT+=2/3VCC;而在输入信号下降过程中,当ui≤1/3VCC时,输出由低电平变为高电平,即下限触发电压UT-=1/3VCC

。这两个触发电压之间的差值称为回差电压,又称滞回电压,其值为

若在电压控制端5脚外接可调电压UCO(1.5-5V),可以改变回差电压ΔUT的大小。

施密特触发器的回差特性意味着,输入电压在回差电压ΔUT范围内变化对输入无影响,因此,可有效抑制输入端噪声电压所引起的误触发,提高电路的抗干扰能力。任务四了解数/模和模数转换一、数/模转换器(DAC)1261261.DAC的工作原理

DAC的主要作用是将输入的数字信号转换成模拟信号(电压或电流)。一个n位DAC的组成框图如图5-57所示,它由参考电压源、输入寄存器、模拟开关、电阻译码网络以及运算放大器组成。图5-57n位DAC的组成框图127127

输入寄存器是并行输入、并行输出的缓冲寄存器,用来暂存输入的n位二进制数码;模拟开关受相应的二进制代码控制,将电阻译码网络中的电阻恰当地与运算放大器接通;电阻译码网络通常有“T”形和倒“T”形的结构形式,常由阻值为R和2R的两类电阻构成,以保证精度;运算放大器对各位代码所对应的电流进行求和,并转换成相应的模拟电压输出。

DAC输入的是数字信号,输出的则是与数字信号成比例的模拟电压或模拟电流。数字信号通常采用二进制码,每一位的“1”对应一个固定的权值(如2的幂次),所有有效位的权值之和即为该二进制数对应的十进制数值。任何二进制数码按“权”值的展开式为DAC输出的模拟量A与输入的数字量D成正比,即式中:K———转换比例系数。1281282.DAC输出模拟电压与输入数字量之间的关系若DAC输入的数字量是n位二进制数码,输出的是确定大小的模拟电压(或电流)。

当输入的n位二进制数码全是0时,输出的模拟电压应是0V。当输入的n位二进制数码全是1时,输出的模拟电压应是最大值(又称满刻度值,用UFSR表示)。其中n位二进制数码一共有2n个组态,每一个组态与确定大小的模拟电压相对应。

以4位DAC为例,输入的是4位二进制数码,共有24=16个组态。设其输出的模拟电压满刻度值UFSR=5V,则该DAC能够分辨出来的最小模拟电压是129129其输出模拟电压与输入数字量之间的对应关系,见表5-34。1301303.DAC的主要技术指标(1)分辨率。

分辨率由输入数字量的二进制数码的位数决定,表明其分辨出最小模拟电压的能力。

分辨率用DAC能够分辨出的最小输出电压与最大输出电压之比表示。当输入二进制数码只有最低有效位(LSB)为1时,输出电压最小;当输入二进制数码各位全为1时,输出电压最大。如8位DAC的分辨率为131131(2)转换误差。

转换误差表示DAC输出电压的实际值与理论值之差,常用输出电压满刻度值UFSR的百分数表示,也可以用最低有效位对应的输出模拟电压ULSR的倍数表示。例如某DAC的转换误差是1/2LSB,就是其输出模拟电压的绝对误差,为(3)转换时间。

转换时间指从数字量输入到模拟量能够稳定输出之间所需要的时间。它表示的是DAC的工作速度,转换时间越小,工作速度越高。1321324.集成DAC

根据分辨率、转换时间及接口特性等性能的不同,有不同的集成DAC产品。其中DAC0832是CMOS单片直流输出型8位数/模转换器,它由两个8位输入寄存器(输入寄存器和DAC寄存器)和一个8位D/A转换器组成。它能与多种微处理器芯片配合使用,且接口电路简单,