《电子技术》-第八章时序逻辑电路

第一节时序逻辑电路的特点和分类

数字集成电路，根据原理可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路的组成是逻辑门电路。电路的输出状态仅由同一时刻的输入状态决定，与电路的原有状态无关，没有记忆功能。时序逻辑电路(简称时序电路)的组成除有组合门电路外，还有存储记忆电路。电路的输出状态不仅与同一时刻的输入状态有关，而且与电路的原有状态有关，具有记忆功能。双稳态触发器是常见的时序电路中的存储电路，是最简单的时序电路。下一页返回第一节时序逻辑电路的特点和分类

时序电路可分为同步时序电路和异步时序电路两大类。

1.同步时序电路同步时序电路的存储电路各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。例如在CP脉冲的上升沿或下降沿。

2.异步时序电路异步时序电路的各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，所以各触发器的状态变化不发生在同一时刻。上一页下一页返回第一节时序逻辑电路的特点和分类

触发器的种类很多，分类的方法也不止一种，按触发器所能完成的逻辑功能分类，可分为RS触发器、D触发器、JK触发器、T触发器等;按触发器电路的内部结构分类，有基本RS触发器、同步RS触发器、主从触发器和边沿型触发器。上一页返回第二节RS触发器一、“与非”型基本RS触发器1.电路构成“与非”型基本RS触发器如图8-1(a)所示。2.工作原理根据电路图可知，输出端表达式为分四种情况来分析基本RS触发器输出与输入的逻辑关系。

(1)下一页返回第二节RS触发器3.逻辑功能描述触发器的逻辑功能的描述方法有特性表、特性方程、状态转换图(1)特性表基本RS触发器的特性表如表8-1所示。上一页下一页返回第二节RS触发器(2)特性方程把特性表所表示的逻辑功能用逻辑表达式的形式表示出来，就得到相应的特性方程。从表8-1画出卡诺图(如图8-2所示)并化简得到上一页下一页返回第二节RS触发器(3)状态转换图用来形象表示触发器状态转换规律的图称为状态转换图。与非型基本RS触发器的状态转换图如图8-3所示。图中圈内代表触发器的两种状态，箭头旁边标注的是输入信号的取值，是表明转换条件的。

4.逻辑符号

图8-1(b)所示是基本RS触发器的逻辑符号，输入端带小圆圈表示低电平触发;这与文字符号RS上的非号意义相同。上一页下一页返回第二节RS触发器二、“或非”型基本RS触发器基本RS触发器也可用或非门组成，其电路如图8-5(a)所示。该电路的作原理和与非型基本RS触发器的相似，所以不再重复。虽然结构不同，但可以证实，它的逻辑功能和“与非”型相同。只是输入信号是高电平有效，所以它的逻辑符号的输入端没有小圆圈，也没有非号。所有RS触发器的逻辑功能相同，只是触发方式不同。它的特性表如表8-3所示。“或非”型基本RS触发器的特性方程为上一页下一页返回第二节RS触发器“或非”型基本RS触发器的状态转换图如图8-6所示。基本RS触发器的输入端R和S发生变化时，触发器的状态就立即改变在实际应用中，常要求多个触发器在同一个控制信号作用下，按节拍同步工作，钟控RS触发器就是为实现这个目的而设计的一种触发器。钟控RS触发器又名同步RS触发器。三、钟控RS触发器1.电路组成钟控RS触发器内部电路如图8-7所示上一页下一页返回第二节RS触发器2.工作原理在时钟脉冲没有到来时，处于低电平的CP将G3、G4封锁。此时不论R和S处于何种状态，G3、G4输出始终为“1”，基本RS触发器的状态不变。当时钟脉冲到来后，即CP=1,G3、G4打开，RS触发器才按R.S端的输入状态来决定其输出状态。由分析可以得出:当CP=0时，触发器保持原状态不变当CP=1时，触发器的状态随输入信号的不同而改变，它的特性表如表8-4所示。钟控RS触发器的特性表与基本RS触发器的特性表基本上是相同的，不同之处仅在于多了一个时钟控制它们的特性方程完全一样，状态转换图也一样。值得注意的是，基本RS触发器的状态不受CP的控制，钟控RS触发器在CP高电平期间更新状态。上一页下一页返回第二节RS触发器

钟控RS触发器的逻辑符号如图8-7(b)所示。其中C为脉冲输入端，因为CP=1时，触发器才接收信号，即CP是高电平有效，所以C门口没有圆圈。3.空翻现象对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而钟控RS触发器是电位触发，在一个时钟周期的整个有效电平期间，如果输入信号多次发生变化，可能引起输出端发生一次以上的翻转，产生所谓的空翻现象，造成系统的混乱和不稳定。钟控RS触发器的空翻现象如图8-9所示。上一页下一页返回第二节RS触发器四、主从型RS触发器主从RS触发器采用主从控制，从根本上解决了输入信号对输出状态的直接控制。主从触发器有当CP=1时主触发器接收信号，而当CP下降沿到来时，从触发器根据主触发器状态而改变的特点。

1.电路结构、逻辑符号主从型RS触发器如图8-10(a)所示，图8-10(b)所示是它的逻辑符号主从型RS触发器是由两个同步RS触发器加上一个反相器构成的，两个同步RS触发器分别称为主触发器和从触发器。上一页下一页返回第二节RS触发器2.工作原理

CP=1期间，从触发器封锁，主触发器工作，主触发器按照同步RS触发器特性表接收信号;CP下降沿到，主触发器封锁，从触发器工作，接收主触发器状态，即若R=0,S=0，在CP=1期间，主触发器状态保持不变;CP下降沿到，从触发器状态也不变。若R=0,S=1，在CP=1期间，主触发器被置“1”;CP下降沿到，从触发器接收主触发器状态，Q=1、=0

若R=1,S=0，在CP=1期间，主触发器被置“0";CP下降沿到，从触发器接收主触发器状态，Q=0,上一页返回第三节时钟控制触发器一、主从JK触发器为避免主从RS触发器因R,S存在约束条件而造成使用不方便，及输出可能出现的“不定状态”，研究出了主从JK触发器。

1.电路、逻辑符号主从JK触发器电路及逻辑符号如图8-13所示。将主从RS触发器的输出分别送到它的输入，再从主从RS触发器的输入分别多引一个端子，作为J,K，就构成了主从JK触发器。

2.特性方程由电路图可知:下一页返回第三节时钟控制触发器将S,R表达式代入RS触发器特性方程，得3.特性表、根据主从JK触发器的特性方程可以列出特性表如表8-5所示，其简化特性表如表8-6所示。从主从JK触发器的特性表可以看出，它有置0、置1、保持、翻转四种功能，是逻辑功能最完善的触发器。需要说明的是，主从JK触发器是由主从RS触发器改进而来，所以主从JK触发器也是CP=1时主触发器按特性表接收信号，CP由1变0时，从触发器接收主触发器状态。主从JK触发器的状态转换图如图8-14所示。上一页下一页返回第三节时钟控制触发器4.一次翻转现象主从JK触发器有置0、置1、保持、翻转四种功能，并且J,K之间不存在约束，因此用途十分广泛。但它有一个缺点，要求CP=1期间J,K信号保持不变，否则可能产生一次变化现象，即在CP=1期间，主触发器只能翻转一次，无论以后J,K如何变化，也不可能再翻转了。二、边沿型触发器由于主从JK触发器存在一次翻转现象，使它的使用受到限制)目前广泛采用的是边沿型触发器。边沿型触发器只在CP上升沿或下降沿对输入信号反映，因而有效地克服了空翻现象和一次翻转现象。上一页下一页返回第三节时钟控制触发器1.边沿型JK触发器边沿型JK触发器和主从型JK触发器的逻辑功能相同，不同的是边沿型JK触发器只在CP边沿处接收信号。

2.维持阻塞D触发器维持阻塞D触发器有一个输入端，具有置0、置1两种功能，触发器状态的变化发生在CP脉冲的上升沿或下降沿维持阻塞D触发器的特性表如表8-7所示。从特性表可以看出，维持阻塞D触发器的特性方程为上一页下一页返回第三节时钟控制触发器3.T触发器在CP脉冲作用下，根据输入端T信号的不同具有保持和翻转功能的触发器成为T触发器，T触发器的逻辑符号如图8-20所示。

T触发器又叫可控计数器，T触发器的特性方程是上一页下一页返回第三节时钟控制触发器三、触发器之间的相互转换在数字电路中，各种功能的触发器都会用到，但市面上现有的集成触发器多为JK触发器和D触发器。因此，有必要了解不同类型触发器间的相互转换，便于发挥现有器件的作用，同时可以进一步熟悉各类触发器的功能，掌握数字电路的分析和设计方法。

(1)JK触发器转换为D触发器

JK触发器的特性方程为

D触发器的特性方程为上一页下一页返回第三节时钟控制触发器比较得:JK触发器转换为D触发器的电路如图8-21所示。(2)JK触发器转换为T触发器T触发器的特性方程是与JK触发器的特性方程相比较，得:J=T,K=T，触发器转换为T触发器的电路如图8-22所示。上一页下一页返回第三节时钟控制触发器

总结以上转换过程，得到转换步骤为:①写出已有触发器和待求触发器的特性方程。②变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致③比较已有触发器和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。④根据转换逻辑画出逻辑电路图。上一页返回第四节寄存器一、基本概念寄存器最起码具备以下4种功能:(1)清除数码:将寄存器里的原有数码清除(2)接收数码:在接收脉冲作用下，将外输入数码存入寄存器中。(3)存储数码:在没有新的写入脉冲来之前，寄存器能保存原有数码不变。(4)输出数码:在输出脉冲作用下，才通过电路输出数码。仅具有以上功能的寄存器称为数码寄存器;有的寄存器还具有移位功能，为移位寄存器寄存器有串行和并行两种数码存取方式。下一页返回第四节寄存器二、数码寄存器

图8-24所示是一个由D触发器构成的四位二进制数码寄存器。四个触发器的时钟脉冲输入端连在一起，它们受时钟脉冲的同步控制，A0~A3是寄存器并行的数据输入端，输入四位二进制数码;Q0~Q3是寄存器并行的输出端，输出四位二进制数码。四个与门构成了输出控制。上一页下一页返回第四节寄存器三、移位寄存器移位寄存器分单向移位寄存器和双向移位寄存器，单向移位寄存器又分为左移寄存器和右移寄存器。首先存入或取出的是二进制数的高位的为左移寄存器，首先存入或取出的是二进制数的低位的为右移寄存器。

1.单向移位寄存器

(1)左移寄存器

图8-25所示是由JK触发器构成的四位单向移位寄存器。该寄存器首先存入的是高位，且存入时数码从右向左移动，所以是左移寄存器。上一页下一页返回第四节寄存器(2)右移寄存器

图8-27所示是四个D触发器构成的右移寄存器。它与左移寄存器工作原理相似，只是该寄存器的数码输入顺序是自低位到高位，依次在CP脉冲作用下，各数码右移逐个输入寄存器中。上一页返回第五节计数器

统计输入脉冲个数的功能称为计数，具有计数功能的电路称为计数器。计数器应用广泛，数字、钟表、电子积分牌等都含有计数器;计算机中的程序计数器、指令计数器和分频器要用到计数器;数字化仪表中的压力、时间、温度等物理量的A/D,D/A转换器都要通过脉冲计数器来实现。一、二进制计数器1.异步二进制加法计数器

图8-29(a)所示为用T触发器组成的三位二进制加法计数器的逻辑图。它的工作波形图图8-29(b)和状态转换表(表8-11)。下一页返回第五节计数器

异步计数器结构简单，构成二进制计数器时，可以不用附加其他电路。但它无统一时钟，计数脉冲只加到最低位的触发器，高位触发器的时钟脉冲就是低位触发器的输出，工作方式是一级推一级的串行工作，所以工作速度慢。2.同步二进制加法计数器

图8-30(a)所示为用T触发器组成的四位二进制同步加法计数器的逻辑图。从逻辑图可以看出，各触发器的驱动方程为上一页下一页返回第五节计数器将驱动方程代入T触发器的特性方程:得状态方程上一页下一页返回第五节计数器

假设CP脉冲输入前电路已清零，则由状态方程可得波形图(图8-30(b))和状态表(表8一12)。二、十进制计数器图8-31(a)是四位同步十进制加法计数器，它是在四位同步二进制加法计数器的基础上改进而来的。8421BCD码与二进制比较，来第十个脉冲时，不是由1001变为1010，而是应回到0000。比较1010和0000可知，Q0和Q2没有变化，所以它们的驱动不变，输入接线不变。但Q3由1变为了0,Q1也变为0，所以对F1、F3作如下修改：触发器F1，当Q0=1时来一个计数脉冲翻转一次，但在Q3=1时不得翻转，故上一页下一页返回第五节计数器

触发器F3，当Q0=Q1=Q2=1时来一个计数脉冲才翻转一次，并在第十个脉冲时应由1翻转为0，故根据上述思路，修改得到了逻辑图8-31(a)，其工作波形图如图8-31(b)所示，状态表如表8-13所示。三、二-五-十进制计数器

74290是二一五一十进制异步计数器，是一种常用的中规模集成计数器。它有清零、置数和计数的功能，其计数包括二进制、五进制和十进制计数。其引线排列图和功能表分别如图8-32和表8-14所示。上一页返回第六节应用举例1.消抖动电路机械开关接通时，由于振动会使电压或电流波形产生“毛刺”，如图8-34所示。在电子电路中，一般不允许出现这种现象，因为这种干扰信号会导致电路工作出错。利用基本RS触发器的记忆作用，可以消除上述开关振动产生的影响。开关与触发器的连接方法如图8-35(a)所示设单刀双掷开关原来与B点接通，这时触发器的状态为0。当开关由B拨向A时，其中有一短暂的浮空时间，这时触发器的R,S均为1,Q仍为0。中间触点与A接通时，A点电位由于振动而产生“毛刺”。但是，首先B点已经为高电平，A点一旦出现低电平，触发器的状态翻转为1,即使A点再出现高电平，也不会再改变触发器的状态，所以Q端的电压波形不会出现“毛刺”现象，如图8-35(b)所示。下一页返回第六节应用举例2.断线式防盗报警探测电路断线式防盗报警探测电路如图8-36所示。

3.触摸式电子摇奖器触摸式电子摇奖器的电路如图8-37所示。4.数字钟图8-38是数字钟的原理电路，它由三部分组成。(1)标准秒脉冲发生电路(2)时、分、秒计数、译码、显示电路(3)时、分校准电路上一页返回表8-1基本RS触发器的特性表返回表8-