2026年东莞理工学院网络工程专业《计算机组成原理》科目期末试卷A(有答案)

2026年东莞理工学院网络工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、有效容量为128KB的Cache，每块16B，8路组相联。字节地址为1234567H的单元调入该Cache，其tag应为（）。A.1234HB.2468HC.048DHD.12345H2、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。A.13.3%B.20%C.26.7%D.33.3%3、下列关于各种移位的说法中正确的是（）。I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A.Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错4、在C语言程序中，以下程序段最终的f值为（）。Floatf=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×2126、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit264MB/sB.20bit254MB/sC.20bit264MB/sD.32bit254MB/s7、关于总线的叙述，下列说法正确的是（）。I.总线忙信号由总线控制器建立II.计数器定时查询方式不需要总线同意信号III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询A.仅I、IIIB.仅II，IIIC.仅IIID.仅II8、将高级语言源程序转换为机器目标代码文件的程序是（）。A.汇编程序B.链接程序C.编译程序D.解释程序9、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。A.200万B.400万C.800万D.1600万10、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图对虚拟地址03FFF180H进行虚实地址变换的结果是（）。A.0153180HB.0035180HC.TLB缺失D.缺页11、在程序执行过程中，（）控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。A.控制器B.CPUC.指令存储器D.指令译码器12、零地址双操作数指令不需要指出操作数地址，这是因为（）。A.操作数已在数据缓冲寄存器中B.操作数隐含在累加器中C.操作数地址隐含在堆栈指针中D.利用上一条指令的运算结果进行操作13、下列关于一地址指令的说法正确的是（）。A.只有一个操作数B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC）C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A）D.可能有两个操作数，也可能只有一个操作数14、若磁盘转速为7200r/min，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（）。A.8.1msB.12.2msC.16.3msD.20.5ms15、依赖硬件的数据传送方式是（）。A.程序控制B.程序中断C.DMAD.无二、填空题16、一个定点数由_______和_______两部分组成。17、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。18、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。19、流水CPU中的主要问题是_________相关，_________相关和_________相关；为此需要采用相应的技术对策，才能保证流水畅通而不断流。20、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。21、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类22、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。23、虚拟存储器指的是________层次，它给用户提供了一个比实际________空间大的多________空间。24、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。25、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。三、名词解释题26、ALU：27、向量地址：28、操作数寻址方式：29、计数器定时查询方式：四、简答题30、DMA方式有什么特点？什么样的I/0设备与主机交换信息时采用DMA方式，举例说明。31、什么是DMA方式？DMA的主要优点及适用场合？32、Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？33、简要描述外设进行DMA操作的过程及DMA方式的主要优点。五、计算题34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。1）画出主存地址字段中各段的位数。2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？4）系统的效率是多少？35、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。六、综合题37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。请回答下列问题。1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？4）为什么Cache可以采用直写（WriteThrough）策略，而修改页面内容时总是采用回写（WriteBack）策略？38、某程序中有如下循环代码段p：“for（inti=0；i<N；i++）sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为08048100H，对应的汇编代码和机器代码见下表。执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。1）M的存储器编址单位是什么？2）已知sll指令实现左移功能，数组A中每个元素占多少位？3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算操作码的平均长度。

参考答案一、选择题1、C2、C3、D4、C5、A6、A7、D8、C9、B10、A11、A12、C13、D14、B15、C二、填空题16、符号位数值域17、顺序寻址方式跳跃寻址方式18、存储容量存取时间19、资源数据控制20、MMX图像数据21、系统程序应用程序系统程序22、cache浮点存储23、主存--外存主存虚拟地址24、RRRS25、输入编码内码字模码三、名词解释题26、ALU：算术逻辑运算单元，执行所有的算术运算和逻辑运算。27、向量地址：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成3.双重分组跳跃进位：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。28、操作数寻址方式：指令中地址码的内容及编码方式.29、计数器定时查询方式：集中式总线裁决方式之一，设备要求使用总线时通过一条公用请求线发出，总线控制器按计数的值对各设备进行查询。四、简答题30、答：由于主存和DMA接口之间有一条数据通路，因此主存和设备交换信息时，不通过CPU，也不需用CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作效率比程序中断方式的效率高。适合于高速I/0或辅存与主存之间的信息交换。因为高速1/0设备若每次申请与主机交换信息时，都要等待CPU作出中断响应后再进行，很可能因此使数据丢失。31、答：DMA直接访问存储器，一种高速输入输出的方法，能直接访问内存，可以减少cpu的I/O的负担；适合大批量得数据传输；32、答：Cache做在CPU芯片内主要有下面几个好处：1）可提高外部总线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线。2）Cache不占用外部总线就意味着外部总线可更多地支持I/0设备与主存的信息传输，增强了系统的整体效率。3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短，故存取速度得以提高。将指令Cache和数据Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。2）指令Cache可用ROM实现，以提高指令存取的可靠性。3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。33、答：（1）外设发出DMA请求；（2）CPU响应请求，DMA控制器从CPU接管总线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPU报告DMA操作结束。主要优点是数据数据速度快五、计算题34、解析：1）主存地址字段如图所示。2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为100×10−13100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为5t×10004）系统的效率为t35、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。由于5μs远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。36、解析：有效信息M（x）=1100=x3+x2，可知n=4。G（x）=1011=x3+x+1。由于G（x）为k+1位，可知k=3。故将有效信息左移3位后再被G（x）模2除，即M（x）×x3=1100000=x6+x5M(x)∙因此M（x）∙x3+R(x)=1100000+010=1100010即为CRC码。六、综合题37、解析：1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚页号，表示该TLB项对应哪个虚页的页表项。2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。3）Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只访问主存。4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修