高速串行点对点互联关键技术研究

研究方案研究背景本课题来源于实际工程项目——制导系统综合性能测试与分析平台,总体结构逻辑功能如图1。

研究目标1.前端处理和特殊功能接口模块方案设计2.基于Hotlink的高速点对点协议芯片功能开发3.板卡驱动程序开发研究步骤1.基于CPCI的Hotlink板卡设计(板卡硬件设计\Hotlink串行通信协议设计\FPGA设计)2.本地接收模块设计3.Windows操作系统软件开发(板卡驱动程序开发\上层测试软件设计)研究方案研究方案图2前端处理系统原理简图研究方案图3转台安装示意图研究方案图4Hotlink板卡结构图研究方案图5本地端模块示意框图工作计划时间安排工作进度2010.12—2011.2阅读文献资料，整理各部分设计原理，制定详细研发方案√2011.3—2011.5完成硬件电路原理图及PCB板卡设计，定制通信协议√2011.6—2011.7完成硬件基本调试工作，并准备中期答辩√2011.8—2011.10进行长线传输测试，提出完整的解决方案2011.10—2011.11结合驱动及上层软件进行调试，进行功能验证与测试2011.12—2012.1完成毕设论文，准备答辩已研究内容和关键技术突破硬件电路设计Hotlink通信协议及驱动开发高速信号研究基于Hotlink的CPCI接口电路的PCB设计BGA封装的PCB设计本地功能电路设计前端转接板的调试与测试协议的定制基于WDM框架的驱动程序开发已研究内容和关键技术突破硬件电路设计反射波转换波形驱动信号的波前端只是部分的驱动各个设备的输入端,而非在PCI总线上采用终端的吸收电阻。当信号达到总线末端的端点后被反射。与之前的入射波叠加,使每个设备的输入信号加倍达到有效电平。

已研究内容和关键技术突破硬件电路设计↑总线时钟信号蛇形走线信号从接口到协议设备的长度≤38.1mm(1.5in)CLK信号线长度为63.5mm±2.5mm(2.5in±0.1in)3.3V电源和5V电源接去耦电容电源引脚到电容焊盘的走线≤6.35mm(0.25in)线宽≥0.51mm(0.02in)CPCI接口协议要求:(1)串接10ohm的串联匹配电阻(2)串联电阻到接插件的长度应<15.2mm↑CPCI接口信号串联匹配电阻PCB已研究内容和关键技术突破走线数量与PCB线宽和焊盘间距对应关系表↓N=(P-D-S)/(L+S)BGA扇出时,要从两个焊盘之间走线,走线的数量(N)是由以下变量决定的:焊盘大小(焊盘间距P/焊盘直径D)导线宽度(L)导线间距(S)(1)将焊盘直径设为0.45mm;(2)六层板，顶层、底层和内部信号层用来走线，将导线宽度和导线间距都设置为0.15mm。

PL/SPadPitch1.27mm1.0mm0.8mmL/S=(6mil)11XL/S=(5mil)21XL/S=(4mil)221L/S=(3mil)332已研究内容和关键技术突破SRAM芯片的控制器（以硬件程序的方式内置于FPGA中)读取地址和数据，并控制相应的FPGA的IO端口，将数据写入SRAM或从SRAM中读出。

FPGA与SRAM的数据连接已研究内容和关键技术突破←变压器耦合电路接收器和发送器的VCC的一致性要求抗干扰能力传输距离直流耦合高差短交流耦合较高一般一般变压器耦合低强长已研究内容和关键技术突破前端转接卡PCB已研究内容和关键技术突破Hotlink收发数据波形由主控计算机发出的通信指令以Hotlink的数据格式传送,在前端调理机箱须有相应的协议芯片进行结算,进而控制本地端的逻辑芯片实现各自的功能。

已研究内容和关键技术突破SF(帧头)EF(帧尾)SP(对齐)IDLE(空闲)/K29.7/(FD)/K28.2/(5C)/D3.5/(A3)/K28.5/D12.2/(BC4C)IdleSFDATAEFIdleIdle……IdleSFDATAEFIdle协议需要定义的内容有(1)数据帧结构(2)对齐(3)idle字符。其实它们就是数据流中的控制信息,即协议原语。本协议数据包的结构由帧头、数据帧、帧尾组成。实际线路的码流Hotlink通信协议已研究内容和关键技术突破高速信号线要短,信号线和信号回路线所形成的环路面积要最小。

避免信号线之间的相互串扰。地线的设计不应该断开,而应该设计成环路。

每个集成电路的电源和地之间去耦放置电容。尽量让时钟信号电路周围的电势趋于0,采用地线将时钟线圈起来,同时时钟线要尽量短。

12354工作总结及后续计划完成主控测试计算机系统硬件平台的搭建,含调理机箱在内的硬件设计进一步完善CPCI的高速串行点对点数据收发卡,将现有的一通道改进为四通道,实现四发四收,速率能够达到400Mb/s