集成电路版图设计-基于华大九天Aether软件-课件全套 1 -35 课程介绍 - -器件匹配

集成电路版图设计

集成电路版图设计基于国产EDA软件集成电路版图设计集成电路概述集成电路版图设计

学习目标1、了解集成电路的发展2、了解集成电路产业链结构集成电路版图设计一、集成电路的发展集成电路版图设计

几个重要名词半导体

Semiconductor第一代半导体：Si、Ge等第二代半导体：GaAs等第三代半导体：SiC、GaN等微电子学

Microelectronics集成电路

Integrated

Circuit

微电子学集 •

电子学的一个分支成 •

微电子学以实现电路和系统的集成为目的电 •

微电子学中的空间尺度通常是以微米(um,1um=1e-路 6m)和纳米(nm,1nm

=1e-9m)为单位版 •

微电子学的核心是集成电路图 •

微电子技术的是以集成电路为核心的技术。设计集成电路版图设计

集成电路IntegratedCircuit，

IC一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容等元件通过布线互连，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型器件。手机

电脑

电视……集成电路版图设计

集成电路分类集成电路的分类方式多样，分类依据：功能、制造工艺、集成规模、封装形式、设计方式。每种分类方式都反映了集成电路的不同特性和应用场景。集成电路版图设计1.

按功能分类类型描述示例数字集成电路处理数字信号（0和1），用于逻辑运算、存储和控制。微处理器、FPGA、存储器（DRAM、SRAM）模拟集成电路处理连续信号，用于放大滤波和信号转换。、运算放大器、电源管理芯片、射频IC混合信号集成电路同时处理数字和模拟信号集成两种功能。，

数据转换器（ADC/DAC）、通信芯片集成电路版图设计2.

按制造工艺分类类型描述示例CMOS互补金属氧化物半导体，低功耗、高集成度。Intel

Core处理器、SnapdragonBipolar双极型晶体管，高速、高驱动能力。高速运算放大器（如AD811）BiCMOS结合CMOS和Bipolar工艺，兼具低功耗和高速特性。MAXIMMAX232（RS-232收发器）FinFET三维鳍式场效应晶体管，改善短沟道效应。Apple

A系列芯片、NVIDIA

GPUGaN氮化镓材料，高电子迁移率、耐高温功率放大器、射频器件SiGe硅锗材料，高频性能优异。射频通信芯片（如IBM8HP）集成电路版图设计3.

按集成规模分类类型描述示例SSI小规模集成电路少于100个晶体管，实现简单功能。基本逻辑门电路MSI中规模集成电路100-1000个晶体管，实现中等复杂度功能计数器、寄存器。LSI大规模集成电路1000-10万个晶体管，实现复杂功能。微控制器、早期CPUVLSI超大规模集成电路10万-1000万个晶体管，实现高度集成功能。现代CPU、GPU、SoCULSI极大规模集成电路超过1000万个晶体管实现超高集成度。，高端处理器、AI芯片集成电路版图设计4.

按封装形式分类示例封装形式，引脚在两侧。 74系列逻辑芯片分布在四边，适密度集成。

微控制器、通信芯片焊球阵列，适合限的应用。述统布脚高部引脚数和高性能芯 高端CPU、GPU。型化封装，适合空 电源管理IC、存储器类型描DIP（双列直插封装）传分QFP（四方扁平封装）引合BGA（球栅阵列封装底）高片SOP（小外形封装）小间受CSP（芯片级封装）封装尺寸接近芯片尺寸，适合超小型设备手机处理器、MEMS。传感器集成电路版图设计5.

按设计方式分类类型描述示例全定制IC针对特定应用完全定制设计，性能最优但成本高。高端ASIC、军用芯片半定制IC基于标准单元库设计，平衡性能和成本。FPGA、CPLD可编程IC用户可编程逻辑，灵活性高。FPGA、PLD标准IC通用型芯片，适用于多种应用74系列逻辑芯片、通。用存储器集成电路版图设计1、初期探索与基础奠定电子管时代：1906年，第一个电子管诞生，标志着电子时代的开始。在集成电路发明之前，电子设备主要依赖体积庞大的真空管。半导体材料探索：1918年左右，科学家们开始探索半导体材料，为未来的技术发展奠定了基础。1932年左右，量子学说的应用使得能带理论研究半导体现象成为可能，这为集成电路的尺寸极限提供了理论依据。晶体管发明：1946年，威廉·肖克利领导的团队成功研发出半导体晶体管，为集成电路的大规模应用铺平了道路。1947年，贝尔实验室的W.Shockley等人发明了晶体管，这是微电子技术发展中的第一个里程碑。集成电路版图设计第一块单片集成电路集成电路版图设计2、集成电路的诞生与初步发展小规模集成电路：1962年，包含12个晶体管的小规模集成电路（SSI）问世。中规模集成电路：1966年，集成度100~1000个晶体管的中规模集成电路（MSI）问世。大规模集成电路：1960年12月，世界上第一块硅集成电路制造成功。1966年，美国贝尔实验室使用比较完善的硅外延平面工艺制造成第一块公认的大规模集成电路。1971年，Intel推出1kB动态随机存储器（DRAM），标志着集成度为1000~10万个晶体管的大规模集成电路（LSI）出现。集成电路版图设计3、快速发展与广泛应用超大规模集成电路：1977年，在30平方毫米的硅晶片上集成15万个晶体管的超大规模集成电路（VLSI）研制成功，标志电子技术从此真正迈入了微电子时代。特大规模与巨大规模集成电路：1993年，随着集成了1000万个晶体管的16MB

Flash和256MB

DRAM研制成功，电子技术进入了特大规模集成电路（ULSI）时代。1994年，由于集成1亿个元件的1G

DRAM研制成功，进入巨大规模集成电路（GSI）时代。制造工艺的进步：随着半导体技术的不断进步，集成电路的制造工艺越来越精细。尤其是芯片制造工艺的微米级（后来的纳米级）技术，使得单个芯片能集成更多功能，同时芯片的性能大幅提升集成电路版图设计

集成电路的发展集成电路版图设计

晶圆与芯片集 •

晶圆直径：成 •考虑到集成电路的流片成品率和生电 产成本，每个晶圆上的管芯数保持在300个左右。路 •

特征尺寸：版 •

集成电路器件中最细线条的宽度，图 对MOS器件常指栅极所决定的沟道设 几何长度，是一条工艺线中能加工的最小尺寸。反映了集成电路版图计 图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。Single

dieWafer集成电路版图设计

现代集成电路发展的特点特征尺寸越来越小硅圆片尺寸越来越大芯片集成度越来越大时钟速度越来越高电源电压、单位功耗越来越低布线层数、I/0引脚越来越多集成电路版图设计

集成电路的发展集成电路版图设计二、集成电路产业链结构集成电路版图设计

二、集成电路产业链结构电路板整机系统市场需求版图封装测试沙子多晶硅单晶硅（片）晶圆芯片芯片设计掩膜

二、集成电路产业链结构集 •

四环节：单晶硅生产→IC设计→IC芯片生产→封测成 •

单晶硅生产：包括粗硅制备、提纯、单晶拉制、切电 片、磨片、抛光路 •

IC设计：根据功能要求设计出集成电路的结构和分版 层布线的方案→版图图 •

IC芯片生产：根据设计要求，通过扩散、注入、淀设 积薄膜、光刻等过程形成芯片计 •

封测：封测对芯片进行封装，引出芯片电极，并对性能进行分选，合格品打标出厂

二、集成电路产业链结构集 •

产业链环节介绍—IC设计成 •

处于整个产业链的上游，是整个产业的灵魂电 •

任务：根据实际需求，完成芯片的设计工作路 •

特点：版 •

技术密集、人才密集、资金密集图 •

创新、知识产权设 •

从事IC设计通常有二类公司：计 •

IDM

（整合组件制造商）Fabless

（无生产线IC设计公司）集成电路版图设计

二、集成电路产业链结构产业链环节介绍—IC制造位于产业链的中游，是产业的基础任务：完成IC芯片的制造特点：决定和制约着其他产业层次的技术和水平资金投入巨大充足的产能利用率是制造业生存的关键IC制造：IDM：生产本公司设计的产品FOUNDRY：接收IC设计公司的订单，完成IC生产集成电路版图设计

二、集成电路产业链结构产业链环节介绍—封装测试处于整个产业链的下游任务：将集成电路晶圆切割分片，封装并进行性能测试特点：资金投入较少、技术含量低，属劳动密集产业国内发展封装测试业较为容易，产业竞争相对稳定，但利润率较低

二、集成电路产业链结构集 •

IC产业下游产业——电子产品行业成 •

IC产业的应用领域电 •

任务：应用集成电路生产最终产品，如电脑、手机、路 通讯设备、汽车等等版 •

行业分类：图 •

IDM：英特尔、三星设 •

应用商：苹果、华为、联想等计集成电路版图设计三、国内发展状况集成电路版图设计

三、集成电路产业的国内发展状况1965年-1978年：以计算机和军工配套为目标，以开发逻辑电路为主要产

品，初步建立集成电路工业基础及相关设备、仪器、材料的配套条件1978年-1990年：主要引进美国二手设备，改善集成电路装备水平，在“治散治乱”的同时，以消费类整机作为配套重点，较好地解决了彩电集成电路的国产化1990年-2000年：以908工程、909工程为重点，以CAD为突破口，抓好科技攻关和北方科研开发基地的建设，为信息产业服务，集成电路行业取得了新的发展。2001年到2010年这10年间，我国集成电路产量的年均增长率超过25%，集成电路销售额的年均增长率则达到23%。集成电路版图设计

三、集成电路产业的国内发展状况2024年，我国已经成为全球最大的集成电路市场之一，当前国内集成电路产量呈现出平稳增长的态势。集成电路版图设计

三、集成电路产业的国内发展状况2024年以来，我国集成电路产业市场规模稳定增长。全年集成电路产业销售收入突破1.5万亿元。

三、集成电路产业的国内发展状况集 产业分布成 •

我国集成电路产业聚集度较高，主要集中在四个区电 域：路 •

一是北京、天津环渤海地区，销售产值占比8.4%；版 •

二是上海、江苏、浙江长三角地区，占比达37.7%；图 •

三是广州、深圳珠三角地区，占比为29.4%；设 •

四是部分西部省区，如四川。计集成电路版图设计

扩展学习

从沙子到芯片：芯片制造详解集成电路版图设计

扩展学习

参考视频：集成电路制造

20min集成电路版图基础

集成电路版图设计基于国产EDA软件集成电路版图基础集成电路版图基础集成电路图基础

目标知识目标：在理解MOSFET结构的基础上，掌握版图的概念，为后续设计版图奠定理论基础系，画出NMOS版图素质目标：增强自主设计集成电路的科技自信版 重点+难点

•

能力目标：能根据版图与工艺的对应关集成电路版图基础芯片PDK（器件模型、工艺约束条件）代工厂版图芯片设计公司EDA软件

集成电路设计与制造流程集成电路版图基础MOSFET结构集成电路版图基础MOSFET结构SiP、As注：电子空穴SiB、GaN型半导体P型半导体

链接P/N集成电路版图基础N+PN++多晶硅(半导体)氧化硅(绝缘体）栅-

MOSFET结构NMOS

导通条件：栅高压、衬底低压集成电路版图基础

MOSFET结构源：载流子出发的一极漏：载流子流走的一极漏P源+栅+--集成电路版图基础MOSFET结构

源漏可互换，取决于外加电压漏P源+栅+--集成电路版图基础

思考:栅与衬底的电平可否互换？NMOSN+N++栅--+集成电路版图基础

MOSFET结构衬底接触：P+重度掺杂降低接触电阻PN+N+P++--集成电路版图基础

MOSFET结构有源区：重度掺杂、载流子活跃N+ N+P+有源

区P有源

区集成电路版图基础源漏衬 底栅接触孔衬底接触

MOSFET结构四端口器件：①衬底 ②源 ③栅 ④漏氧化层集成电路版图基础

MOSFET结构SiliconMetalOxideSiliconFieldSiliconSiliconSiliconEffect

Transistor集成电路版图基础

练习：找出MOSFET结构图中2处错误源漏衬 底栅衬底接触集成电路版图基础

MOSFET结构集成电路版图基础

光刻 平面工艺 堆叠Jean

Hoerni集成电路版图基础

光刻:

用光雕刻芯片（正胶）集成电路版图基础

扩展学习

光刻工艺详解

4min50s正胶与负胶

19s集成电路版图基础

如何光刻得到这个图形？集成电路版图基础集成电路版图基础

练习用该掩膜版光刻后得到的图形是？光刻胶（正胶）（A）（B）掩膜版集成电路版图基础

版图的概念和组成版图：掩膜版的图形集成电路版图基础版图的概念和组成版图 → 芯片

版图的概念和组成集成电路版图基础版图包含集成电路各部分尺寸、位置、连接关系等用于制造集成电路的关键信息集成电路版图基础

芯片实物集成电路版图基础

芯片实物集成电路版图基础

芯片实物集成电路版图基础

芯片实物集成电路版图基础

版图的概念和组成NMOS版图集成电路版图基础

简化的工艺流程P衬底有源

区有源

区集成电路版图基础栅P衬底●如何得到栅？集成电路版图基础多晶硅P衬底集成电路版图基础多晶硅P衬底栅集成电路版图基础P衬底N+源栅●如何得到源漏？N+源集成电路版图基础N离子注入P衬底栅N+源N+漏集成电路版图基础P离子注入P衬底栅N+源N+漏P+衬底接触集成电路版图基础P衬底栅源漏衬底接触集成电路版图基础P衬底栅源漏衬底接触●如何得到接触孔？集成电路版图基础P衬底栅源漏衬底接触集成电路版图基础P衬底栅源漏●如何填充金属？集成电路版图基础P衬底栅源漏集成电路版图基础P衬底栅源漏完成版图的概念和组成集 •

NMOS工艺流程简要回顾（顶视图）成电路版图基础衬底氧化层有源区有区源漏衬底源接触栅N注入P注入集成电路版图基础

版图的概念和组成集成电路版图基础

版图的概念和组成版图本质：掩膜版图形的集合集成电路版图基础

版图的概念和组成集成电路版图基础

导电沟道衬底接触源/漏栅导电沟道沟道长度沟道宽度沟道长度↓器件延时沟道宽度↓电流集成电路版图基础

扩展学习

制造NMOSCMOS工艺流程

4min

如何制造CMOS集成电路版图基础30多年前的集成电路版图设计软件概述EDAEDA软件概述EDA软件概述

目标知识目标：了解EDA软件功能了解国产EDA软件历史掌握PDK组成能力目标：在使用EDA软件时具备调用工艺文件和显示文件的能力素质目标：增强自主设计集成电路的科技自信EDA软件概述EDA软件概述EDA软件概述EDA软件功能EDA,Electronic

DesignAutomation,电子设计自动化用软件来辅助电路的设计和验证本课程特指用于设计集成电路的软件：原理图、版图模型、算法是集成电路产业链最上游的业务。原理图设计版图设计EDA软件概述

国产EDA软件历史回顾1978桂林阳朔会议中国EDA开端

建国初巴统禁令对华禁运1993熊猫系统问世打破封锁1994巴统禁令取消海外软件入华20082019美国封锁国家扶持EDA停售Cadence29%Synopsys28%Simens16%华大九天7%其它20%2022年中国EDA行业市场份额份额提升加速发展EDA软件概述

本课程所用EDA软件我们使用国产的华大九天公司的Aether软件进行集成电路版图设计华大九天成立于2009年，其前身是原华大电子“熊猫系统”。目前已发展成为我国规模最大、技术最强的EDA龙头企业EDA软件概述华大九天Aether软件概述EDA软件概述

华大九天EDA工具家族相关服务模拟电路设计全流程EDA工具系统存储电路设计全流程EDA工具系统射频电路设计全流程EDA工具系统数字电路设计EDA工具平板显示电路设计全流程EDA工具系统晶圆制造EDA工具先进封装设计EDA工具EDA软件概述

模拟电路EDA工具Aether该系统使华大九天成为我国唯一能够提供模拟电路设计全流程

EDA工具系统的本土

EDA企业EDA软件概述

华大九天模拟电路设计流程Empyrean

Aether®国产全定制平台SchematicEmpyreanAether®

SESimulationEmpyrean

ALPS-GT®Empyrean

ALPS®LayoutEmpyreanAether®

LEPhysical

VerificationEmpyreanArgus®Empyrean

PolasSDLWaveform

ViewRCExtractionPVEEDA软件概述11AetherSchematic

Editor多样化的编辑功能：菜单、快捷键、组件悬浮框…Hierarchicalschematicediting&

tracing实时ERC

checkSchematicVS

Schematic支持主流网表的导入导出:

CDL,

Verilog，EDIF200…EDA软件概述12AetherMDEALPS&

iWave基本功能：多种仿真类型，多种仿真器选项调节功能，电路-波形标注，直流工作点参数反标，计算器…高级功能：Config功能（用于混仿或后仿真），Corner扫描，Monte

Carlo分析，多核及分布式仿真，Circuit

Checking…特别功能：Tran

Sweep功能，DC滞回Sweep功能，AD/DA动态指标计算，PLL

jitter计算，统计直方图…EDA软件概述13AetherLayout

Editor原理图自动生成版图功能工艺的管理界面实时设计规则检查快速Hierarchical

tracing

of

nets

and

shorts各种强大的自动化功能：Device

Matching,AutoGuardring,AutoVia,MetalSlot,Metal

Fill等提供TCL语言接口，支持自定义功能支持主流格式导入导出：GDSII等EDA软件概述14

Empyrean

Argus®支持DRC/LVS/LVL等主要应用使用方式简单易学，错误反标一目了然自定义的Rule

Format

–

PVRF格式Practicaldebuggingutilitiestospeeduplayout

ECO在多款实际项目中得到充分验证，支持各主流工艺更高的Hierarchy

DRC效率，LVL效率业界首屈一指EDA软件概述15

Empyrean

RCExplorer®交互式寄生电阻电容分析求解复杂多边形点对点快速分析无缝对接其它通用版图软件寄生效应对比分析Pin-to-Pin,

Node-to-NodeAnalysisR&Ccomparisonnetby

netEDA软件概述EDA软件操作演示16EDA软件概述EDA软件操作演示EDA软件概述EDA软件操作演示EDA软件概述EDA软件操作演示EDA软件概述EDA软件操作演示EDA软件概述EDA软件操作演示EDA软件概述PDKEDA软件概述PDK组成PDK，全称Process

DesignKit，即“工艺设计套件”或“制程设计套件”，是半导体行业中用于沟通IC设计公司、代工厂与EDA（电子设计自动化）厂商的桥梁。PDK主要由代工厂制作产生，是一组根据半导体工艺给出集成电路设计条件和约束的文件或数据，供芯片设计EDA工具使用。PDK器件库文件工艺文件显示文件其它EDA软件概述PDK器件库器件库文件（Device

Library

File）包含诸如PMOS、NMOS等标准单元、逻辑门、电阻、电容等基本器件的参数和模型这些模型和参数支持设计师进行电路设计设计师在仿真过程中验证电路的性能EDA软件概述PDK工艺文件工艺文件（Technology

File）用于版图设计和验证的重要文件文件名一般为**.tf。EDA软件概述PDK工艺文件工艺文件（Technology

File）物理规则：间距、宽度、出头量、包围电气规则：静电防护、电流密度等确保芯片设计的可制造性和可靠性EDA软件概述PDK工艺文件）工艺文件（Technology

File定义了版图图层和工艺层的映射关系各个工艺层的详细信息名字显示颜色数字编号等。EDA软件概述PDK显示文件、显示文件（Display

File）文件名一般为**.drf定义不同工艺层的显示属性，如颜色线宽等软件运行环境EDAEDA软件运行环境EDA软件运行环境

学习目标1.了解Linux系统2.了解虚拟机EDA软件运行环境Linux系统及虚拟机EDA软件运行环境Unix/Linux系统集成电路设计EDA软件没有windows版本，运行在工作站的Unix系统环境下。Unix是第一种现代意义的操作系统。它功能强大，结构简单，性能稳定，可以运行数年而不用重起，安全性和稳定性非常高，UNIX的主要特色是结构简炼、便于移植。UNIX

诞生于

20

世纪

60

年代末，Windows

诞生于

20世纪

80

年代中期，Linux

诞生于

20

世纪

90

年代初UNIX

是操作系统中的"老大哥"，后来的

Windows

和Linux都参考了UNIXEDA软件运行环境Unix/Linux系统UNIX

操作系统由肯•汤普森（Ken

Thompson）和丹尼斯•里奇（Dennis

Ritchie）发明。它的部分技术来源可追溯到从1965

年开始的

Multics

工程计划，该计划由贝尔实验室、美国麻省理工学院和通用电气公司联合发起，目标是开发一种交互式的、具有多道程序处理能力的分时操作系统，以取代当时广泛使用的批处理操作系统。分时操作系统使一台计算机可以同时为多个用户服务，连接计算机的终端用户交互式发出命令，操作系统采用时间片轮转的方式处理用户的服务请求并在终端上显示结果（操作系统将CPU的时间划分成若干个片段，称为时间片）。操作系统以时间片为单位，轮流为每个终端用户服务，每次服务一个时间片。EDA软件运行环境Unix/Linux系统Linux

内核最初是由李纳斯•托瓦兹（Linus

Torvalds）在赫尔辛基大学读书时出于个人爱好而编写的，当时他觉得教学用的迷你版

UNIX操作系统Minix

太难用了，于是决定自己开发一个操作系统。第

1

版本于

1991

年

9月发布，当时仅有

10

000

行代码。李纳斯•托瓦兹没有保留

Linux源代码的版权，公开了代码，并邀请他人一起完善

Linux。与Windows

及其他有专利权的操作系统不同，Linux开放源代码，任何人都可以免费使用它EDA软件运行环境个人电脑（personal

computer)工作站：相比于个人电脑，工作站性能更高，设计更专业，稳定性更好，超长时间使用而性能不受影响服务器：对于多个工作站互联工作的工作室，还有用于为多台工作站服务的服务器，比起工作站，服务器具有更加高端的配置和性能，价格也更昂贵。

工作站、服务器与个人电脑EDA软件运行环境Unix------- 工作站、服务器使用

----

可运行EDA软件Linux

------ PC机使用

-------------

可运行EDA软件Windows---- PC机使用

-------------

不可运行EDA软件EDA软件运行环境磁盘格式不同

：windows系统的磁盘通常都是fat格式或者是ntfs格式unix/linux系统的磁盘格式是Ext2、Ext3、VFAT、swap等在PC机上安装linux操作系统必须先对磁盘格式进行格式化，转化成相应的Ext和swap格式后才可以进行安装。Unix/Linux与Windows的区别EDA软件运行环境文件管理方式不同：在linux系统中，所有的磁盘和文件都是以文件夹的形式管理，也就是说文件夹的管理范围是高于物理磁盘的，这一点也和windows系统有很大的区别，在windows系统中，物理磁盘之下才是文件夹，而linux系统中文件夹中可以包含一个或者多个磁盘。Unix/Linux与Windows的区别EDA软件运行环境操作方法不同：Linux系统最大的特点还是在于它对文件系统的操作管理上。不同于windows系统，linux系统是命令与图形并行的操作系统，也就是说一方面它可以和window系统一样通过图形界面的操作来完成一系列任务，也可以通过命令的形式来完成操作任务，这一点和DOS操作系统类似。Unix/Linux与Windows的区别EDA软件运行环境运行在sun工作站上的solaris系统PC机上的red

hat

linuxEDA软件运行环境虚拟机(英文全称：Virtual

Machine)是指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统，目前流行的虚拟机软件有VMware(VMWare

ACE)、Virtual

Box和Virtual

PC，它们都能在Windows系统上虚拟出多个计算机，每个虚拟计算机可以独立运行，可以安装各种软件与应用等。在我们实验室中采用的是虚拟机系统安装linux这样一来就使得我们能在windows环境虚拟linux环境，并进行EDA软件的运行了。

虚拟机运行LinuxEDA软件运行环境Linux系统常用命令EDA软件运行环境1.

文件与目录操作EDA软件运行环境EDA软件运行环境EDA软件运行环境EDA软件运行环境EDA软件运行环境2.

文件内容查看与编辑EDA软件运行环境EDA软件运行环境3.

文件权限与所有权EDA软件运行环境4.

系统信息与进程管理EDA软件运行环境EDA软件运行环境EDA软件运行环境5.

压缩与解压缩EDA软件运行环境6.

其他实用命令EDA软件运行环境软件基本操作EDAEDA软件基础EDA软件基本操作

学习目标了解Aether软件安装流程掌握库-单元-视图三级管理模式掌握库文件操作方法了解工艺文件概念EDA软件基本操作软件安装EDA软件基本操作

软件安装软件需要安装在Linux系统中系统的硬件环境必须符合下列要求：CPU

Intel

i3

或以上内存

4G

或以上。硬盘可根据任务需要进行配置。检查

Linux

平台的版本，满足以下的条件：64

位操作系统RedHatLinux

Enterprise

或CentosLinux

5-7

版本注意不支持

Ubantu系统！EDA软件基本操作

软件安装安装软件的具体步骤如下：第一步：获取安装包和

license

文件第二步：配置环境变量第三步：调用setup文件第四步：启动

licenseEDA软件基本操作

软件安装如果我们希望同时使用Windows操作系统和Aether软件，可以在Windows中安装虚拟机软件，在其中安装Linux系统，再按照前文步骤安装华大九天Aether软件。VMware

WorkstationPro是常用的虚拟机软件，安装包可在互联网下载。Windows版本对VMware版本有一定要求，例如，Windows

11系统只能安装VMware17以上版本。EDA软件基本操作

启动aether软件，）两种方式:双击桌面快捷方式huada_aether

（自定义非官方，文件保存在/home/work/myAether进入任一文件夹，右键打开命令窗口，输入命令aetherEDA软件基本操作库文件管理方式EDA软件基本操作

库(Library)管理aether软件使用

Library

→Cell→

View 三级方式管理EDA文件Library

库 Cell单元 View视图EDA软件基本操作LibraryAether采用了Library（库）→Cell（单元）→View（视图）的三级方式来管理EDA文件。这种管理方式有助于用户更有效地组织和管理复杂的集成电路设计项目。Library（库）在Aether中，Library相当于一个工程项目（Project），是设计项目的起点和基础。每个库都有唯一的一个PDK作为支撑。在新建库的时候需要指定PDK。在操作系统中，每个Library对应一个与之同名的文件夹，所有文件都保存在其内。每个Library都可以包含多个Cell，用于存储和管理相关的电路设计数据。EDA软件基本操作CellCell（单元）Cell是Library中的基本设计单元，每个Cell对应一个功能独立的电路或元件，既可以是一个复杂的芯片，也可能是一个简单的MOSFET、电阻或电容。在操作系统中，每个Cell有一个与之同名的文件夹，该文件夹包含在Library同名文件夹之内。EDA软件基本操作ViewView（视图）View是Cell中的具体设计视图，可以表示电路的不同层次或阶段，一个Cell包括原理图、版图、符号以及电路仿真文件等多个View。原理图schematic包含的信息为电路各个组成器件的参数和电学连接关系。符号symbol用于在多层级原理图设计时调用。版图layout体现了电路各个组成器件在制造过程中具体的物理实现形式。此外，View的类型还包括仿真文件等其它辅助文件。EDA软件基本操作

原理图视图Schematic

ViewEDA软件基本操作

符号视图Symbol

ViewEDA软件基本操作

版图视图Layout

ViewEDA软件基本操作EDA软件基本操作库文件操作EDA软件基本操作

导入已有库DesignManager→Tools→LibraryPath

Editor显示了各个库文件的Linux路径EDA软件基本操作

导入已有库K/home/work/empyrean/labs/input_files/018um_PD123EDA软件基本操作

新建库1DesignManager→File→New

Library2

自定义库名称3

选择库文件夹45选择已有工艺库018um_PDKEDA软件基本操作

新建库的工艺文件选项这里解释一下工艺文件的四个选项：Attach

To

Library附加到库：使用已有库中的工艺文件。在完全使用代工厂PDK提供的工艺文件时，选择此项。一般选择这个。Reference

To

Libraries引用库：新库引用多个已有库的工艺文件。在需要使用多个工艺文件时，选择此项，所选库的工艺文件将合并到新库的工艺文件中。这里涉及到了工艺文件图的概念。Load

ASCII

File从文件加载：直接加载工艺文件。Do

Not

Need无需：新库不需要工艺文件。EDA软件基本操作

新建Cell/ViewDesign

Manager界面中左侧Library栏内，鼠标左击我们要使用的库，然后点击菜单项File→New

Cell/View弹出对话框。在Cell

Name栏输入Cell名称。如果我们已经建立了一个Cell，想要在里面新建一个View，此时我们要在Cell

Name右侧的下拉菜单里选择我们之前建好的Cell。在View

Name栏输入View名称。在View栏选择视图类型，包括Layout,Schematic,

Symbol等等12种。Add

To

Category为可选项，Category是给每个Cell进行归类的标签，方便管理。在使用之前需要先建立Category，方法是Design

Manager→Edit→Categories→New。EDA软件基本操作

重新指定库的工艺文件前面我们在导入PDK库或新建库时已经指定了工艺文件，若想要重新选择库的工艺文件，方法为Design

Manager→

Tools

→Attach

Technology

打开对话框。Design

Library栏选择我们的库。Technology

Library栏选择含有工艺文件的库。Attach为关联。Detach为解除关联。版图MOSFET集成电路版图设计基于国产EDA软件版图MOSFETMOSFET版图DRCMOSFET版图

学习目标掌握MOSFET版图DRC操作方法掌握DRC常见错误及修正措施版图MOSFET设计规则检查DRCMOSFET版图DRC的含义设计规则检查（Design

Rule

Checking）是集成电路版图设计流程中至关重要的一环旨在确保所设计的版图满足代工厂给出的设计规则这些规则关乎着芯片的性能和可靠性MOSFET版图

设计规则版图设计规则通常涵盖以下四个原则：①最小宽度准则：这要求诸如金属线、多晶硅结构、有源区或阱等关键元素，其尺寸均不得低于规定的最小宽度阈值，以确保结构的稳定性和制造的可行性。②最小间距原则：此原则规定，金属线、多晶硅、有源区或阱等不同元素间的距离必须保持在规定的最小间距之上，以防止电气短路和性能下降。③最小包围规范：这一规则强调，如N阱、N+离子注入区和P+离子注入区在包围有源区时，需留有足够的空间裕量；同时，多晶硅、有源区以及金属对接触孔周围也应保持一定的覆盖区域，以确保良好的电气连接和隔离效果。④最小延伸要求：该原则指出，多晶栅必须延伸至有源区之外一定的长度，以确保栅极与源/漏区的有效接触，从而维持器件的正常工作。MOSFET版图DRC的作用能够提前识别出那些可能导致制造缺陷的设计问题通过遵循设计规则，可以显著降低产品失败的风险，从而节省成本和时间，加快产品上市的速度在集成电路设计中，DRC是不可或缺的验证步骤MOSFET版图

调出DRC对话框运行设计规则检查DRC，方法是在版图编辑器菜单栏点击Verify

→

Argus

→

Run

ArgusDRC。MOSFET版图

设置DRC规则文件1.在Rules选项卡中，点击File右侧的文件夹图标，找到drc.rul文件：/home/work/empyrean/labs/input_files/argus_rules/

drc.rul在弹出框中，Files

of

type栏，选择All

Files(*)，然后能看到drc.rul，双击MOSFET版图

运行DRC点击右下角RunDRC，等待运行结束MOSFET版图

运行DRC运行结束，弹出ArgusPVE对话框，以Rule**开头的文字每一行，代表一种错误单击某一行Rule**，在右侧List栏显示该错误的出错数量（序号）双击List中的红色序号，版图中会高亮显示错误提示MOSFET版图

排查错误的工具：高亮错误在DRC结果对话框中双击List中的序号，可在版图上高亮显示违反的规则。菜单栏Verify→Clear

All

Highlights可在版图上清除上述高亮规则MOSFET版图

排查错误的工具：标尺菜单栏Query→Ruler或者快捷键K调用标尺清除标尺Shift+KMOSFET版图

排查错误的工具：测量面积菜单栏Query→Measure→Area激活测量面积指令鼠标悬停在某图形上方则显示面积（不需点击鼠标）MOSFET版图

错误修正之后的处理建议每次修正一个错误，然后重新运行DRC查看该错误是否消失，若消失则证明措施有效重新运行DRC时会弹出对话框询问是否覆盖文件，选YES；重新运行DRC时还会弹出对话框询问是否保存文件，选YES。MOSFET版图NW_3MinimumdimensionofanNWregionnotconnectedtothemostpositivepowersupplyis2.10um.NeedtobechangeddependingonyourpowersupplynameInthiscasethemostpositive

voltage这段话表面是说没有连接至电源的N阱，其最小尺寸不小于2.10μm，实际上导致该错误的原因是我们绘制的PMOS版图没有将N阱连接至电源。因为我们仅是单独绘制一个PMOS，其N阱接电源可以在版图整体绘制时一并考虑。所以这个错误暂时忽略。MOSFET版图AA_6MinimumspacebetweenN-WelledgeandaP+

AAregionis

0.43umN阱与P+有源区的间隔不应小于0.43μm。在PVE窗口右上方的List标签栏下方，列出了出错位置的代号，双击一个代号，在版图编辑器中会高亮显示错误位置，解决措施：增大N阱与有源区距离。MOSFET版图GT_1MinimumwidthofaGTregionfor

interconnectsis0.18umMinimumwidthofaGTregion

forinterconnectsis

0.18um多晶栅宽度不应小于0.18μm。（多晶栅宽度不足）解决措施：快捷键S在水平方向拉伸多晶栅。MOSFET版图GT_5Extensionbeyonddiffusiontoform

polyendcapis

0.22um如图3-17，多晶栅伸出连接的有源区的距离不应小于0.22μm。解决措施：快捷键S在垂直方向拉伸多晶栅。MOSFET版图SP_7_17MinimumenclosureofaSPedgetoP-channelPolygateis0.32um.MinimumspacefromaSPedgetoaP-channelPolygatealongthedirectionofpolygate

is0.35沿着多晶栅方向，P+离子注入区边界与多晶栅的距离不应小于0.35μm。用按键S将P+离子注入区图形（图层SP）拉伸以满足距离要求。MOSFET版图CT_5Minimumspace

betweenpolytodiffusioncontactis

0.16um多晶栅与接触孔间距不应小于0.16μm。使其与多晶栅间距增大以满足要求。MOSFET版图M1_6MinimumareaofM1regionis

0.20um金属1面积不应小于0.20μm2我们可以用按键Q和鼠标左击金属1，在属性对话框中修改其宽度和高度，使其面积不小于0.20μm2。但现在不必急于这样做，因为我们绘制的PMOS版图将来要用于集成电路之中，这块金属1将要连接到更多金属1图形，其面积必然满足要求，故这里我们暂时忽略该错误。MOSFET版图PD_GT/PD_M1PD_GT：Min.PolyGDSpatterndensityis

14%多晶层占比不应低于14%PD_M1：Min.Metal1GDSpatterndensityis30%金属1层占比不应低于30%这是由于我们绘制的PMOS器件版图较小，各个图层占比不均衡，以后将其放入更大集成电路版图中，最后整体上满足各个图层占比要求即可，现在可忽略。即使整体版图的某一图层占比仍旧不满足要求，还可以绘制dummy器件（无电气功能的冗余器件）以满足占比要求。MOSFET版图Convention_LAT_3a1Convention_Lat_3a1:MaximumspacefromanypointwithinSource/DrainregiontothenearestpickupAAregioninsidethesamewellforI/Oandinternalcircuits这是由于缺少N阱接触。在PMOS版图附近按键SHIFT+V，放置类型为M1_NW的过孔作为N阱接触即可消除该错误。注意还应将N阱扩大以包围新增的过孔。实际上在绘制集成电路版图时，多个器件连接电源和地可以统筹考虑，而不必单独给每个器件都设置连接，所以这里我们也可以暂时忽略该错误。集成电路板图设计反相器版图LVS学习目标掌握版图LVS方法掌握常见LVS错误排查方法反相器EDA设

计版图LVS从LE菜单打开Argus

LVS界面反相器EDA设

计版图LVS首先出现Rules设置页，这里选择LVS规则文件，labs/input_files/argus_rules/lvs.rul（将Files

oftype选择为All

Files）反相器EDA设

计版图LVS切换到Inputs页，在Layout子页面，勾选Export

from

layoutviewer反相器EDA设

计版图LVS切换到Netlist子页面，勾选Export

from

schematic

viewer其他设置保持默认值点击Run

LVS反相器EDA设

计版图LVSComparisonResults

显示LVSResults:CORRECT版图与原理图比对正确反相器EDA设

计与非门EDA设计学习目标知识目标：掌握与非门表达式和真值表掌握与非门电路原理能力目标：能够绘制与非门电路原理图能够设计仿真电路，验证与非门电路功能素质目标：掌握“设计——验证——反馈”的工作流程原理图与非门原理图PMOS部分（上拉网络）：两个

PMOS

晶体管并联连接。当

A

=

0或

B

=

0时，至少有一个

PMOS

导通，将输出

F上拉到Vdd（逻辑

1）。NMOS

部分（下拉网络）：两个

NMOS晶体管串联连接。当

A

=

1且

B

=

1时，两个NMOS都导通，将输出

F

下拉到GND（逻辑

0）。与非门EDA设

计F

A

BABF001011101110与非门原理图Design

Manager

→

Library

点击mylibDesignManager→File→New

Cell/ViewCell

Name填写nand，

View

Type选择Schematic，点击OK与非门EDA设

计与非门原理图新建与非门原理图n18,

p18参数采用默认值与非门EDA设

计符号视图与非门符号视图Create→Symbol

View与非门EDA设

计操作演示与非门仿真与非门仿真DesignManager→Library[mylib

]File→NewCell/View→CellName[nand_sim]→View

Type[

Schematic

]

→OK

注意一定要新建cell，不要使用与非门的cell!与非门EDA设

计与非门仿真与非门EDA设

计与非门仿真A波形参数B波形参数vdd参数与非门EDA设

计????仿真设置与非门EDA设

计？？？与非门仿真与非门EDA设

计脉冲宽度和周期根据真值表设计！ABF001011101110与非门EDA设计原理图与非门ABF001011101110F

A

B与非门EDA设

计与非门原理图PMOS

部分（上拉网络）：两个

PMOS

晶体管（PMOS1

和

PMOS2）并联连接。当

A

=

0

或B

=0

时，至少有一个PMOS导通，将输出

F上拉到Vdd（逻辑1）。NMOS

部分（下拉网络）：两个

NMOS

晶体管（NMOS1

和

NMOS2）串联连接。当

A

=

1

且

B

=1

时，两个

NMOS

都导通，将输出

F下拉到GND（逻辑

0）。与非门EDA设

计与非门原理图Design

Manager

→

Library

点击mylibDesignManager→File→New

Cell/ViewCell

Name填写nand，

View

Type选择Schematic，点击OK与非门EDA设

计与非门原理图新建与非门原理图n18,

p18参数采用默认值与非门EDA设

计符号视图与非门符号视图Create→Symbol

View与非门EDA设

计设计EDA或非门集成电路版图设计基于国产EDA软件或非门EDA设计

学习目标掌握或非门原理绘制或非门原理图生成或非门符号设计EDA或非门或非门原理图或非门EDA设计

或非门表达式或非门（NOR

gate）是一种基本逻辑门。或非门的布尔表达式可以表示为：或非门的真值表如下：在真值表中，只有当所有输入都为

0时，输出才为

1；否则，输出为

0。或非门EDA设计

或非门原理图PMOS部分：两个

PMOS

晶体管串联。当

A

=

0

且B

=

0

时，将输出

F上拉到Vdd（逻辑

1）。NMOS部分：两个

NMOS

晶体管并联。当

A

=

1

或B

=

1

时，将输出

F

下拉到GND（逻辑

0）。或非门EDA设计

项目4或非门用Aether软件绘制或非门原理图注意MOSFET是四端口器件输入A,B输出F电源vdd地vss或非门EDA设计

插入MOSFET或非门EDA设计

插入Pin或非门EDA设计

连线或非门EDA设计

保存原理图菜单栏File→Check

andSave若存在问题则弹出对话框若不弹出对话框则说明原理图无问题设计EDA或非门或非门符号或非门EDA设计

或非门符号在原理图编辑器中，菜单栏Create→SymbolView或非门EDA设计

查看已创建的或非门符号在nor单元里查看新增的视图symbol设计EDA或非门集成电路版图设计基于国产EDA软件设计EDA或非门或非门EDA设计或非门EDA设计

学习目标掌握或非门原理绘制或非门版图对或非门版图进行物理验证设计EDA或非门或非门仿真电路图或非门EDA设计

新建仿真文件在Design

Manager中Library选择你自己的库文件菜单栏File→New

Cell/ViewCell

Name输入nor_sim注意：仿真不能使用之前的cell而要新建一个cellView

Type选择SchematicView

Name输入schematic点击OK打开空白原理图文件或非门EDA设计

插入或非门按键i，在弹出框中Library

Name选择你自己的库文件（例如mylib），Cell选择刚才新建的或非门nor，View选择symbolBrowser对话框，点击右下角Close关闭该对话框Create

Instance对话框，点击Hide隐藏对话框或非门EDA设计

插入电源按键i，库选择analog，Cell

Name选择vdc编辑其属性DC设为5，即电源为5V点击鼠标左键将vdc放置在或非门vdd端口附近按键w，将vdc正端与或非门vdd端相连或非门EDA设计

插入GND，，按键i，库选择basic，CellName选择GND在或非门gnd端口附近放置GND按键w连线在vdc负端附近放置另一个GND按键w连线或非门EDA设计

插入端口A信号源按键i，Library选analog，Cell选vpulse属性设置V1=0,

V2=5,

TD=0,TR=0,TF=0,PW=1u,

PER=2u按键w将其正端连接或非门端口A将其负端连接GND或非门EDA设计

插入端口B信号源用同样方法插入另一个vpulse作为端口B信号源其属性设置基本与端口A信号源相同，但两个属性不同：PW=2u,

PER=4u,这是为了在时间上与端口A错开按键w将其连接或非门端口B将其负端连接GND或非门EDA设计

设置Wire

Names，按键w将或非门端口F延伸出一段导线按键L在弹出框中WireNames输入a

b

f

vdd!gnd!，注意用空格分开vdd和gnd后面有感叹号用鼠标在相应连线上放置这些Wire

Names按键SHIFT+X保存并检查，此时弹出框提示输出端口F悬空，暂时忽略设计EDA或非门或非门仿真设置或非门EDA设计

打开MDE原理图编辑器菜单栏Tools→MDE，打开仿真环境或非门EDA设计

设置仿真模型或非门EDA设计

设置仿真过程或非门EDA设计

设置仿真输出或非门EDA设计

仿真结果设计EDA或非门集成电路版图设计基于国产EDA软件设计EDA或非门或非门EDA设计或非门EDA设计

学习目标掌握或非门原理绘制或非门版图对或非门版图进行物理验证设计EDA或非门或非门版图或非门EDA设计

新建版图文件或非门EDA设计SDL生成器件版图或非门EDA设计

版图布局或非门EDA设计

版图布局或非门EDA设计

版图布局或非门EDA设计

版图初步布线或非门EDA设计

版图优化：源漏合并或非门EDA设计

版图优化：源漏合并

删除过孔或非门EDA设计

版图优化：源漏合并

图形整理或非门EDA设计

插入衬底接触或非门EDA设计A BA B或非门EDA设计或非门EDA设计

布线：长栅或非门EDA设计

布线：电流走向或非门EDA设计或非门EDA设计

布线或非门EDA设计或非门EDA设计或非门EDA设计

布线：输入输出设计EDA或非门集成电路版图设计基于国产EDA软件设计EDA或非门或非门EDA设计或非门EDA设计

学习目标掌握或非门原理绘制或非门版图对或非门版图进行物理验证设计EDA或非门或非门版图DRC或非门EDA设计

运行DRCVerify→Argus→RunArgus

DRC或非门EDA设计

查看DRC结果左键双击右侧List中的数字，在版图中高亮错误忽略PD_**错误，本次DRC共有2处M1_2错误或非门EDA设计M1_2MinimumspacebetweentwoM1regionsis

0.23um或非门EDA设计M1_2或非门EDA设计M1_2解决措施：增大金属1间距设计EDA或非门或非门版图LVS或非门EDA设计

运行LVSVerify→Argus→RunArgus

LVS设计EDA三输入与非门集成电路版图设计基于国产EDA软件设计EDA三输入与非门三输入与非门三输入与非门EDA设计

学习目标掌握三输入与非门原理绘制三输入与非门版图对三输入与非门版图进行物理验证设计EDA三输入与非门三输入与非门仿真三输入与非门EDA设计

新建空白仿真电路图DesignManager→Library[mylib

]File→NewCell/View→CellName[nand3_sim]→View

Type[Schematic]→

OK三输入与非门EDA设计

绘制三输入与非门仿真电路三输入与非门EDA设计

仿真过程三输入与非门EDA设计

仿真结果设计EDA三输入与非门集成电路版图设计基于国产EDA软件设计EDA三输入与非门三输入与非门三输入与非门EDA设计

学习目标掌握三输入与非门原理绘制三输入与非门版图对三输入与非门版图进行物理验证设计EDA三输入与非门三输入与非门版图三输入与非门EDA设计

原理图驱动版图在原理图编辑器中，菜单栏SDL→StartSDL，确定删除下方的Soft

Pins在版图编辑器中SDL栏，框选全部器件，菜单栏SDL→GenerateDevices，生成对应版图，放在适当位置按键CTRL+F显示版图具体图案三输入与非门EDA设计

版图布局三输入与非门EDA设计

版图布局PM0PM1PM2NM0NM1NM2三输入与非门EDA设计

版图布局1缺点：不够紧凑、面积过大三输入与非门EDA设计

版图布局2调整：将PMOS(B)源漏互换三输入与非门EDA设计

版图布局3调整：减少并联导线三输入与非门EDA设计PMOS源漏合并三输入与非门EDA设计

版图布局