CN119495337A 存储器及其操作方法、存储器系统、电子设备 （长江存储科技有限责任公司）

备本公开实施例提供一种存储器及其操作方序列的至少一组随机数据；时间序列包括L个随机事件；随机数据用于指示L个随机事件的当前一一对应；对耦接至L个存储单元的字线施加字线编程脉冲，对耦接至L个存储单元中选定的存2外围电路，通过多条所述字线和多条所述位线耦接所述随机事件和位于同一行的L个所述存储单元中的每个所述存储单元对耦接至L个所述存储单元的所述字线施加字线编程脉冲，对耦接至根据多个所述随机事件在预设时间的所述当前状态生成一组所述随根据所述第一逻辑值和所述第二逻辑值中的一个确定L个所述存储单元中选定的所述根据所述第一逻辑值和所述第二逻辑值中的另一个确定L个所述存储单元中未选定的根据选定的所述位线的数量，调节所述字线编程脉冲的脉宽和/或所述字线编程脉冲所述外围电路具体被配置为：根据所述公共源极线的电流，确定在3对所述顶部选择晶体管的栅极、所述底部选择晶体管的栅极以及多条7.根据权利要求1所述的存储器，其特征M个相关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所根据所述存储单元所在的阈值电压区间，确定与所述存储单元所述随机事件和位于同一行的L个所述存储单元中的每个所述存储单元对耦接至L个所述存储单元的所述字线施加字线编程脉冲，对耦接至根据多个所述随机事件在预设时间的所述当前状态生成一组所述随4根据所述第一逻辑值和所述第二逻辑值中的一个确定L个所述存储单元中选定的所述根据所述第一逻辑值和所述第二逻辑值中的另一个确定L个所述存储单元中未选定的根据选定的所述位线的数量，调节所述字线编程脉冲的脉宽和/或所述字线编程脉冲和底部选择晶体管；所述顶部选择晶体管耦接在所述位线与串联的多个所述存储单元之对所述顶部选择晶体管的栅极、所述底部选择晶体管的栅极以及多条根据所述存储单元所在的阈值电压区间，确定与所述存储单元5个所述随机事件和位于同一行的L个所述存储单元中的每个所述存储单[0013]根据多个所述随机事件在预设时间的所述当前状态生成一组所述随机数据；其事件在所述预设时间的所述第二当前状态；所述第二当前状态和所述第一当前状态不同，6[0015]根据所述第一逻辑值和所述第二逻辑值中的一个确定L个所述存储单元中选定的[0016]根据所述第一逻辑值和所述第二逻辑值中的另一个确定L个所述存储单元中未选[0018]根据选定的所述位线的数量，调节所述字线编程脉冲的脉宽和/或所述字线编程所述位线耦接至L个所述存储单元中未选定的所述关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所述阈值电压区间一一7个所述随机事件和位于同一行的L个所述存储单元中的每个所述存储单[0039]根据多个所述随机事件在预设时间的所述当前状态生成一组所述随机数据；其事件在所述预设时间的所述第二当前状态；所述第二当前状态和所述第一当前状态不同，[0041]根据所述第一逻辑值和所述第二逻辑值中的一个确定L个所述存储单元中选定的[0042]根据所述第一逻辑值和所述第二逻辑值中的另一个确定L个所述存储单元中未选[0045]根据选定的所述位线的数量，调节所述字线编程脉冲的脉宽和/或所述字线编程所述位线耦接至L个所述存储单元中未选定的所述8关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所述阈值电压区间一一[0069]图9为本公开实施例提供的一种确定字线编程脉冲以及利用字线编程脉冲写入随9[0077]图1示出了根据本公开的一些方面的具有存储器的系统100的示意图。系统100可器106被设计为用于在高占空比环境固态硬盘或嵌入式多媒体卡(EmbeddedMultiMedia称为编程)操作。存储器控制器106还可以被配置为管理关于存储在或要存储在存储器104一种与主机108通信，接口协议例如USB协议、MMC协议、外围部件互连(PeripheralComponentInterconnect，PCI)协议、PCI高速(PeripheralComponentInterconnect制器106和单个存储器104可以集成到存储器卡202中。存储器卡202可以包括PC卡[0089]接下来外围电路将至少一组随机数据分别写入多个存储单元。图5为将多个随机字线和选定的顶部选择晶体管耦接至(Q×P)个存储单元中选定的存如，倾向于同时发生的多个随机事件(即相关的多个随机事件)对应的存储单元的阈值电线编程脉冲的脉宽和/或峰值，但上述通过字线和顶部选择晶体管的组合进行写入操作的[0098]外围电路220，通过多条所述字线WL和多条所述位线BL耦接至所述存储单元阵列个所述随机事件和位于同一行的L个所述存储单元中的每个所述存储单[0103]在本公开实施例中，存储器200包括但不限于快闪存储器(Flash)、相变存储器制存储单元阵列210执行各项操作的外围电路220，存储单元阵列210中包括多个阵列排布[0105]外围电路220可以接收时间序列的至少一组随机数据，每组随机数据用于指示多个随机事件在一个时刻(或时间段)的当前状态，这里时间序列中可以包括多个时刻[0106]L个随机事件中的每个随机事件与位于同一行的L个存储单元中的每个存储单元以及j条位线BL1～BLj。L个随机事件对应的L个存储单元可以位于字线WL2耦接的一行存储路220对耦接至L个存储单元的字线WL2施加字线编程脉冲，这里字线编程脉冲的峰值为1线BL3[0112]图7为通过多条字线和多个顶部选择晶体管的组合来确定选定的存储单元，与通的存储单元对应的位线施加位线编程脉冲，可以一次性将随机数据写入对应的存储单元，本公开所能统计的随机事件的数量取决于位线的数量，而位线数量显著高于字线的数量，[0116]根据多个所述随机事件在预设时间的所述当前状态生成一组所述随机数据；其事件在所述预设时间的所述第二当前状态；所述第二当前状态和所述第一当前状态不同，[0119]外围电路可以根据L个随机事件中的第一随机事件在预设时间的第一当前状态，2[0121]根据所述第一逻辑值和所述第二逻辑值中的一个确定L个所述存储单元中选定的[0122]根据所述第一逻辑值和所述第二逻辑值中的另一个确定L个所述存储单元中未选[0125]根据选定的所述位线的数量，调节所述字线编程脉冲的脉宽和/或所述字线编程[0129]如此，一个预设时间内处于第一当前状态(或处于第二当前状态)的随机事件越(选定的位线)的数量越多，字线编程脉冲的脉宽和/或峰值越大，从而加快写入操作的速理解的是，本公开实施例可根据选定的位线的数量精确地调控每次字线编程脉冲的脉宽[0131]公共源极线ACS，分别与所述存储单元阵列210中的多个存储串211和所述外围电极线ACS上的总电流IACS，即可确定预设时间内[0137]底部选择晶体管213，耦接在所述公共源极线ACS与串联的多个所述存储单元之述未选定的所述位线耦接至L个所述存储单元中未选定的所述部选择晶体管和底部选择晶体管导通；并对选定的位线BLs关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所述阈值电压区间一一[0148]在本公开实施例中，存储器200可以为NAND型存储器，存储单元的类型包括SLC、分布区间对应于一个相关级别，也就是说，多个随机事件的相关程度可以分为2个相关级个所述随机事件和位于同一行的L个所述存储单元中的每个所述存储单[0159]根据多个所述随机事件在预设时间的所述当前状态生成一组所述随机数据；其事件在所述预设时间的所述第二当前状态；所述第二当前状态和所述第一当前状态不同，[0161]根据所述第一逻辑值和所述第二逻辑值中的一个确定L个所述存储单元中选定的[0162]根据所述第一逻辑值和所述第二逻辑值中的另一个确定L个所述存储单元中未选[0165]根据选定的所述位线的数量，调节所述字线编程脉冲的脉宽和/或所述字线编程所述位线耦接至L个所述存储单元中未选定的所述关级别中的每个所述相关级别和所述2M个阈值电压区间中的每个所述阈值电压区间一一[0178]存储器系统20可以对应参考图1所示的实施例中的存储器系统102，存储器200可机事件对应的L个存储单元耦接至同一字线，对选定的存储单元