CN119495345A 一种存储器、存储器系统及存储器的操作方法 （长江存储科技有限责任公司）

法2第一存储串的所述底部选择管与第二存储串的所述底部选择管连接同一条底部选择所述第一存储串的所述第一底部选择管与所述第二存储串的所述第一底部选择管连所述第一存储串的所述第二底部选择管以及所述第二存储串的所述第二底部选择管位于所述第一存储串的所述第二底部选择管的阈值电压小于位于所述第二存储串的述第一存储串的所述第三底部选择管以及所述第二存储串的所述第三底部选择管连接第所述第三底部选择管设置在所述第二底部选择管和所述存储器拟选择管，至少一个所述虚拟选择管设置于任意两个阈值电压不同的所述底部选择管之间，所述第一存储串的所述虚拟选择管以及所述第二存储串的所述虚拟选择管连接伪字3述第一存储串的所述第二底部选择管的阈值电压小于位于所述第二存储串的所述第二底者第一存储串的所述底部选择管与第二存储串的所述底部选择管连接同一条底部选择4化物半导体(ComplementaryMetalOxideSemiconductor)电路设计的尺寸也在不断缩[0003]因此如何在存储单元的密度越来越高，而CMOS电路设计的尺寸越来越小的情况56[0030]当向第一底部选择栅线施加第一编程电压时，对第一存储串的第一底部选择管、第一存储串的第一底部选择管进行编程，并阻止对第二存储串的第一底部选择管进行编78存储器112存储数据。其中存储器112可以是二维(2_dimension，2D)存储器或者三维(3_用闪存存储(universalflashstorage，UFS)封装或嵌入式多媒体卡(embedded[0066]在一些实施例中，存储系统110包括存储控制器111和一个存储器112，存储系统110可以被集成到存储器卡中。存储器卡包括个人计算机(personalcomputermemorycardinternationalassociation，PCMCIA)卡(简写为PC卡)、紧凑型闪存(compact[0070]在一些实施例中，存储控制器111可以被配置为管理存储在存储器[0071]在一些实施例中，存储控制器111还可以被配置为管理关于存储在或要存储在存关于从存储器112读取的或者被写入到存储器11议、微软管理控制台(microsoftmanagementconsole，MMC)协议、外围部件互连9[0075]电荷捕获层212由高电荷捕捉密度的绝缘材料制成，在写入数据时，电荷捕获层获层中捕获电子情况下的阈值电压记为Vth2，那么假定使用大于Vth1而小于Vth2的电压去尝(Resistor_Capacitor，电阻_电容)效应对编程存储串的影响，来达到改善编程时间的效单元串310包括顶部选择管(topselectgate，TSG)、多个存储单元以及底部选择管择栅线连接的所有顶部选择管，底部选择管层303包括同一底部选择栅线连接的所有底部2。通过驱动电路CMOSDriver1和驱动电路CMOSDriver2可以实现对各分隔区域的单独[0083]进一步的，当采用上述底部栅极选择切口的分隔方式对底部选择管层303进行分有采用底部栅极选择切口的方式来对位于不同存储串管，第一存储串的第一底部选择管与第二存储串的第一底部选择管连接第一底部选择栅储串Str1和存储串Str2均包含第一底部选[0091]在一种示例中，第一底部选择管靠近存储单元的一侧，则存储串Str1和存储串[0092]则在一种可能的实施例中，对应底部选择管的阈值电压的大小情况参阅图11所Str1上靠近源极层ACS的第二底部选择管的阈值电压为第二阈值电压Vb，存储串Str2上靠近存储单元的第一底部选择管的阈值电压为第二阈值电压Vb，存储串Str2上靠近源极层ACS的第二底部选择管的阈值电压为第一电压Va大于第二阈值电压Vb。存储串Str1上靠近存储单元的底部选择管的阈值电压可以和的底部选择管的阈值电压可以和存储串Str2上靠近源极层ACS的底部选择管的阈值电压相电压VA时，由于第一电压VA大于存储串Str1上的第一底部选择管G1Str1阈值电压Va和存储[0098]当给第二底部选择栅线GSL2施加第二电压VB时，由于第二电压V[0099]基于上述操作过程，存储串Str1上的第一底部选择管G1Str1和第二底部选择管[0101]当给第二底部选择栅线GSL2施加第一电压VA时，由于第一电压V上的第二底部选择管G2Str1阈值电压Vb和存储串Str2上的第二底部选择管G2Str2阈值电[0102]基于上述操作过程，存储串Str2上的第一底部选择管G2Str1和第二底部选择管[0104]在本公开的一种可能的实施方式中的存储器的底部选择管层不设置底部栅极选极层ACS之间。第一底部选择管组成的第一底部选择管层和第二底部选择管组成的第二底[0107]作为示例的，由于第三底部选择管在对底部选择管层中的底部选择管进行编程底部选择管层和第二底部选择管层需要层叠设置，参阅图13，第一存储串可以为存储串部选择管层a2上的第一底部选择管,以及第二底部选择管层b1上的第二底部选择管。储串二底部选择管，一个第一底部选择管层a2上的第一底部选择管,以及第二底第二底部选择管层b1上的第二底部选择管，一个第一底部选择管层a2上的第一底部选择G3Str3的阈值电压大于第二电压VB，G4Str4的阈值电压大于第二电压VB，G1Str4的阈值电压大于第二电压VB，上的第一底部选择管G1Str2和G3Str2均被导通，第二底部选择管G2Str2和G4Str2均被导G1Str4的阈值电压大于第二电压VB，关断。而存储串Str2上的第一底部选择管G1Str2和G3Str2均被导通，第二底部选择管上的第一底部选择管G1Str3和G3Str3均被导通，第二底部选择管G2Str3和G4Str3均被导G3Str3的阈值电压大于第二电压VB，[0136]基于上述操作过程，存储串Str1上的第一底部选择管G1Str1和G3Str1均被导管层包含所有由伪字线DWL连接的虚拟选择管。在第一底部选择管层a1与第二底部选择管选择管，在第二底部选择管层b1与第一底部选择管层a2之间设置有第二虚拟选择管层d2，接的虚拟选择管，第二底部选择管层b2与第三底部选择管层c之间设置有第四虚拟选择管[0142]通过对第一底部选择管和第二底部选择管进行编程，调整其阈第二底部选择管层以及第三底部选择管层的冗余层及缓冲从控制逻辑单元420接收的状态信息并且将其中继到主机。I/O接口410还可以经由且将其中继到存储单元阵列300或从存储单元阵列30应于来自存储控制器111的命令(command，CMD)或控制信号生成操作信号来控制行解码器[0148]行解码器430可以响应于控制逻辑单元420控制，将从电压发生器440生成的字线配置为对耦合到存储单元阵列300中的一个或多个选定字线的存储器单[0149]电压发生器440可以使用外部电源电压或内部电源电压，来生成用于对存储单元[0150]列解码器450可以响应于控制逻辑单元420控制，并且通过施加从电压发生器440生成的位线电压来选择存储单元阵列300中的一个[0151]页缓冲器460可以根据来自控制逻辑单元420的控制信号从存储单元阵列300读取[0158]S5101:向第一底部选择栅线施加第一电压，向第二底电压VA时，由于第一电压VA大于存储串Str1上的第一底部选择管阈值电压Va和存储串Str2[0161]当给第二底部选择栅线GSL2施加第二电压VB时，由于第二电压V二电压VB小于存储串Str1上的第二底部选择管阈值电压Va，所以存储串Str2上的第二底部[0163]当给第二底部选择栅线施加第一电压VA时，由于第一电第二底部选择管阈值电压Vb和存储串Str2上的第二底部选择管阈值电压Va，所以存储串体的实现过程为：给第一底部选择管层a1对应的第一底部选择栅线GSL1施加第一电压VA，均相同，这导致无法在不影响其他选择管的情况下单独控制某个特定选择管的导通或关使得存储串Str2上的第二底部选择管的阈值电压达到目标值，然后向第一底部选择栅线