CN119495648A 用于将eic组装到pic以构建光学引擎的方法 （安华高科技股份有限公司）

用于将EIC组装到PIC以构建光学引擎的方法本公开涉及一种用于将电子集成电路EIC组装到光子集成电路PIC以构建光学引擎的方法。本发明提供一种用于制备EIC以对光学引擎进行接合将基于CMOS的EIC晶片堆叠到短环路/中介环路/中介层晶片的厚金属层充当蚀刻停止件。2第二触点，其耦合到所述第三金属层并位于所述第三表面上第四金属层，其位于所述第四侧上及所述侧壁上以耦合到3.根据权利要求1所述的集成电路，其中所述第一衬底包括具有10um到12um范围中的4.根据权利要求1所述的集成电路，其中所述第二衬底包括具有75um或更大的第二厚6.根据权利要求5所述的集成电路，其包括由所述第二介电层与所述第三介电层之间金属柱经配置以耦合到第三衬底上的光子集成电形成包括导电材料的通孔，所述通孔包括第一端及第二端，处理所述第二侧以使所述第二端与第一背侧上的第二介电层的第二表面位于同一水3形成耦合到所述第三金属层的第二触点，所述第二触点与所述第三表面将所述第三表面耦合到所述第二表面以将所述第二衬底接合到所述形成从所述第四侧深入所述第二衬底中的具有位于第二深度处的底部的形成上覆于所述沟槽的侧壁及所述第四侧上的第一聚在所述沟槽的所述侧壁以及所述第四侧上形成上覆于所述第一聚酰亚胺层上的第四在所述第四侧上的所述第二聚酰亚胺层上形成耦合到所述第四通过胶粘材料将载体衬底耦合到所述第一侧，所述胶粘材料被施加在使所述第一衬底减薄以使所述第二侧位于所述通孔的所述第二端上方5u对所述第二侧进行蚀刻以在所述通孔的所述第二端下方获在所述凹入表面及所述第二端中的所述导电材料上形将所述氮化物材料层上的所述氧化物材料层平面化12.根据权利要求11所述的方法，其进一步包括通过干式抛光将所述第二衬底从所述通过在第二温度下对所述第二衬底及所述第一衬底进行退火，在14.根据权利要求10所述的方法，其进一步包括通过激光将所述载体衬底从所述第一4从所述第四侧进行蚀刻以形成具有初始深度交替地重复所述蚀刻及所述沉积以将所述沟槽的深度从所述初始深度增加到所述第提供包括第一侧及第二侧的第一衬底，所述第一侧包括耦合到第一介的第一触点，以及包括耦合到所述第一金属层及所述第二金属层两者的导电材料的通孔，所述通孔包括位于所述第一金属层处的第一端以及位于深入所述第一衬底中的第一深度提供包括第三侧及第四侧的第二衬底，所述第三侧包括耦合到所将所述第二衬底耦合到所述第一衬底，使得所述第二触点耦合到所述形成从所述第四侧深入所述第二衬底中的沟槽，所述沟槽包括位于第二深度处的底形成上覆于所述第四侧以及所述沟槽的侧壁上的第四金属层，以耦合形成耦合到所述第四金属层的第三触点，所述第三触点经配置以述第二衬底从所述第四侧减薄，以将所述第二衬底的第二厚度减小到不小于所述第二深述沟槽的所处底部处的第三金属层；以及形成上覆于所述第四金属层上的第二聚酰亚胺5[0002]SERDES装置中所涉及的高速度数据通信的发展进一步要求更短裸片到裸片互连引擎可通过硅光子学技术来构建，所述硅光子学技术需要对电子集成电路(EIC)与光子集连长度的一系列优势，这可导致更低功率消耗及延迟。随着技术节点继续推进到7nm或更6所述第二聚酰亚胺层上形成耦合到所述第四金属层的[0005]在另一方面中，本公开提供一种用于将电子集成电路堆叠到光子集成电路的方[0007]图1是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的前[0008]图2是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的中[0009]图3是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的穿[0010]图4是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的[0011]图5是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的前[0012]图6是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背[0013]图7是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背7[0014]图8是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背[0015]图9是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背[0016]图10是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的[0017]图11是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的短环路/中介层晶片的混合接合以及载体晶片的剥[0018]图12是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的[0019]图13是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的[0020]图14是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的8时，应理解，所述柱是从衬底或封装衬底或者衬底上的介电层的表面突出的垂直圆柱形结著高度的高纵横比。这提供了高密度互连并减少了电连接所需的占用面积。柱主要用作用于在半导体装置或封装内不同层或组件之间进行电及热传导的互连件。另一选择是，“垫”垫主要用作导线接合、焊接或其它接合技术的接触区或着陆垫。铜垫被广泛用于包含传统如Cu/Ni/Au凸块)(也称为焊料凸块或微凸块)是用于在半导体封装中进行互连的结构。凸9槽(与沟槽的侧壁及底部表面接触)以提供电连[0031]电子集成电路(通常简称为集成电路(IC))是将多个电子组件及电路元件集成到[0032]光子集成电路(PIC)是集中于将光学或光子组件及功能性集成到单个芯片或衬底[0033]电子集成电路(EIC)及光子集成电路(PIC)的一般封装涉及将这两种不同技术集[0035]经接合芯片及互连件利用例如环氧树脂或基于树脂的化合物等保护材料来囊数据传输提供电通路。经封装EIC及PIC通常安装在例如印刷电路板(PCB)或模块等较大载硅光子学的3D堆叠等先进封装技术可用于进一步增强集成性理解，除非上下文另有规定，否则中间过程可发生在所描述过程的任何部分之前及/或之 的元件及组件两种情况。而是，所述短语允许包含所述项目中的任一者中的至少一者及/或所述项目的任何组合中路板上的电触点的金属凸块。第一衬底可包含具有10um到12um范围中的第一厚度的硅晶电路可包含由第二介电层与第三介电层之间的介电接合以及金属垫与通孔的第二端之间度处；处理第二侧以使第二端与第二侧上的第二介电层的第二表面位于同一水平高度处。方法还包含将第二衬底耦合到第一衬底，使得第二触点耦合到通孔的第二端中的导电材晶片处理步骤。晶片处理步骤基于用于构建光学引擎的晶片及组装工艺的技术节点而变求在较低后段工艺(BEOL)金属层中的蚀刻停止层足够厚以承受蚀刻工艺期间的金属消耗。在先进技术节点(例如7nm节点)中，BEOL层薄到将在TSV最后工艺中被完全蚀刻掉的大约通孔最后工艺的现有方法变得与最新芯片技术进并将所述EIC附接到电路板是一挑战，因为薄硅会导致裸片翘曲并可能在施加接合力时破述光学引擎需要经完全处理EIC在具有底部侧重新分布层(RDL)及穿模通孔(TMV)的扇出晶下文使用关键过程步骤的一系列快照图来图解说明。图1是根据本技术的实施例的用于制为具有前侧101及背侧102的传入毯式Si晶片被引入。硅衬底100也被称为第一衬底。前侧个电子电路110在前段工艺过程之后被制作在前侧[0052]图2是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的中金属层之间的垂直电连接件。这些触点为EIC上各种组件之间的信号传播及互连提供了手程可涉及电介质沉积、通孔图案化、蚀刻、线性沉[0053]图3是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的穿[0054]图4是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的料135填充到穿硅通孔130中的过程。导电材料135(通常为Cu)被至少部分地添加到穿硅通孔130中，以形成其中第一端135A位于表面处并且第二端135B深入穿硅衬底100中的互连入于第一介电层125中的第一金属层136。第一金属层136经配置以耦合到互连件的第一端路板上的电触点以用于构建光学引擎。在一实施方案中，第二金属层137通过电镀由铝制导电性并用作保护层。尽管Cu/Ni/Au凸块最终将用于将EIC安装到电路板上，但焊接材料[0055]图5是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的前或聚酰亚胺等胶粘材料可被施加在第一表面上，以增强载体衬底与第一衬底之间的接合。以在具有适合压力(通常在几百帕斯卡到几千帕斯卡的范围中)的室中执行介电接合(例[0056]图6是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背使用载体衬底200作为处置衬底的同时使背侧102正好位于穿硅通孔135中的导电材料的第[0057]图7是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背出穿硅通孔中导电材料135的第二端135B。图7展示在凹部蚀刻过程之后导电材料135的第[0058]图8是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背[0059]图9是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的背[0060]图10是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的第二硅衬底300作为具有第二前侧301及第二背侧302的中介层晶片的过程步骤。第二硅衬[0061]在一具体实施例中，提供了具有其被预处理的前侧301的第二硅衬底以形成至少介电层345的表面以及导电通孔的经暴露第二端135B进行CMP抛光。Cu垫350及第三介电层[0062]图11是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的物理接触或将进行接触。经升高温度有助于在接触界面处促进来自Cu垫350及第二端135B术被用于通过使用激光能量选择性地加热及弱化接合界面来在载体衬底200与第一硅衬底被仔细优化以确保有效晶片剥离，同时最小化第一硅衬底100的前侧101处导电触点140上[0065]图12是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的比可以不严格以避免过于靠近其它电路，因为第二硅衬底300本质上是作为毯式晶片提供沟槽内部重新分布层的形成。因为第三金属层340在第二硅衬底300的前侧301处形成有大低)技术节点的代工厂的薄(大约10um)CMOS晶片中TSV纵横比的按比例缩放而导致的应力[0066]图13是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的胺层331进行钝化，所述第一聚酰亚胺层上覆于除了沟槽部分330A(见图12)以外的整个背侧302以及除了沟槽的底部的一部分340A以外的所有内侧上。沟槽的底部实际上是形成在例如旋涂、喷涂或化学气相沉积(CVD)等各种技术在复杂或不平坦表面之上进行均匀涂覆[0067]图13还展示第四金属层332随后沿着沟槽的侧壁以及除沟槽部分以外的背侧表面于除了背侧302上其所选择部分332A或者背侧302上第一聚酰亚胺层331的任何经暴露部分选择部分332A可通过蚀刻掉聚酰亚胺材料而被第二次暴露以形成腔体[0068]在另一实施例中，通过蚀刻形成如图12中所展示的沟槽与在循环蚀刻/钝化过程而产生被泵出的挥发性残留气体。此步骤通过蚀刻从第二背侧302的一部分移除一定量的(Ta)或其它适合金属)一旦到达如图12中所展示的(第二)深度d2，所述金属停止层就会防[0069]图14是根据本技术的实施例的用于制备电子集成电路以构建光学引擎的方法的