CN119497369A 半导体结构及其制备方法 （北京超弦存储器研究院）

置的牺牲部及初始半导体柱，牺牲部与衬底相2于所述衬底上形成堆叠结构，所述堆叠结构包采用第一预设工艺，去除所述牺牲部，所述初始半导体重复所述工艺周期，直到所述腐蚀层被完全去除其中，所述第一预设厚度为所述预设沟道厚度与所述目标半导体于所述衬底上形成沿所述衬底的厚度方向依次基于所述牺牲层及所述半导体层形成多个沿第二方向3于所述目标半导体柱进行离子掺杂，以形成沿所述第一方向依次排布的第一接触区、于所述第一接触区沿所述第一方向远离所述沟道区的一侧形成沿所述第二方向延伸形成周向环绕所述电容区沿所述第一方向延伸于所述中间介电层沿所述第一方向延伸的外4体管(GateAllAroundtransistor，简称GAAtransistor)可以有效缩减存储单元的尺5始半导体柱表面造成的损伤及形貌的影响，从而减少工艺过程对器件载流子迁移率的影6[0024]图2中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于衬底上[0026]图3中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图2中的[0028]图4中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图3中的[0030]图5中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图4中的[0032]图6中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图5中的[0034]图7中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图6中的[0036]图8中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图7中的[0038]图9中的(a)为本申请一实施例中提供的一种半导体结构的制备方法中于图8中的7[0049]这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发8申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数着存储器的集成度和性能的不断提高，采用环绕式栅极晶体管(GateAllAround9始半导体柱表面造成的损伤及形貌的影响，从而减少工艺过程对器件载流子迁移率的影中，具体形成工艺包括但不限于减压化学气相沉积(ReducedPressureChemicalVapor合金中锗的含量可以为5％、10％、20％、30％或40％等等；牺牲层11的厚度可以为1nm、[0082]作为示例，在步骤S81及/或步骤S82之后，可以采用清洗液清洗反应后的结构表离子及铟(In)离子等等中的任意一种或几种。N型杂质离子可以包括但不限于磷(P)离子、[0092]步骤S10：于第一接触区沿第一方向远离沟道区的一侧形成沿第二方向延伸的位(例如ox方向)远离沟道区1322b的一侧形成沿第二方向(例如oz方向)延伸的位线结构14。接触区1322a进行刻蚀，以形成位线接触插塞(未图示)及位线结构14；其中，第一接触区延伸且接触沟道区1322b部分外表面的字线列沟道区1322b共用一字线结构15。具体地，可以先通过光刻工艺定义出字线结构15的位[0106]虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是其它步骤或者其它步骤的子步骤或者阶段的至少一[0108]于上述半导体结构中，目标半导体柱1322表面的单晶硅的晶体质量能够得到改底(未图示)的厚度方向(例如oy方向)、第二方向(例如oz方向)阵列排布的目标半导体柱件还包括沿厚度方向(例如oy方向)延伸且沿第二方向(例如oz方向)间隔叠置的字线结构