CN119497385A 半导体结构及其制备方法、存储系统、电子设备 （长江存储科技有限责任公司）

本申请实施例提供了一种半导体结构及其且半导体柱伸入到半导体层内；沟道结构为多2沟道结构，所述沟道结构包括半导体柱以及半导体层和第二半导体层，所述第一半导体层位于所述第二半导体层和所述堆叠结构之虚拟沟道结构，所述存储沟道结构位于所述第一栅缝隙结构和所述第二栅缝隙结构之间，所述半导体结构还包括导电柱，所述导电柱穿过所述绝缘覆盖层并在所述基底上层叠的形成第一中间层和初始堆叠结构，所述第一在所述沟道孔内形成初始沟道结构，所述初始沟道结构包3去除所述基底以及位于所述基底内的部分所述初始沟道结构，并去在所述堆叠结构上层叠的形成半导体层，所述半导体层通过一步各向同性气体刻蚀的方式去除部分所述初始沟道在所述堆叠结构上层叠的形成半导体层包括：在所述第在所述沟道孔的孔壁上形成介质层，并在所述介质层上形成半去除所述基底以及位于所述基底内的所述沟道结构还包括：去除在所述堆叠结构上层叠的形成半导体层还包括：所述半导体45[0010]在半导体结构的制备过程中，第二柱体位于第一半导体67各向同性气体刻蚀的方式后剩余的初始沟道结构远离堆叠结构的一端与剩余的第一中间[0037]在堆叠结构上层叠的形成半导体层包括：在第一半导体8[0053]在堆叠结构上层叠的形成半导体层还包括：半导体层覆盖在暴露出的部分填充9等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或[0088]本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。导体结构200包括源极层SL，外围器件100可以设置在半导体结构200的远离源极层SL的一中最靠近源极层SL的栅线)被构造为源端选择栅SGS，源端选择栅SGS被配置为控制晶体管的栅线(例如多个栅线G中最远离源极层SL的栅线)被构造为漏端选择栅SGD，漏端选择栅SGD被配置为控制晶体管T1的导通状态，进而控制存储单元串400中漏端通道的导通状态。电路，包括逻辑电路(例如处理器和可编程逻辑器件(Programma路可以与半导体结构200中的存储单元串耦接，以实现外围电路与存储单元串之间电信号[0108]本申请实施例中提供的半导体结构200可以包括堆叠结构310，堆叠结构310的一Wafer包括用于对存储单元进行信号传输的外围电[0110]为了便于描述，在图5中堆叠结构310中栅线层311的层数为三层，在一些实施例330之间通过半导体层320电连接。沟道结构330与每一栅线层311之间形成一个存储单元，穿堆叠结构310，且第一柱体341的一端伸入半导体层320，第二柱体342位于半导体层320柱体341和第二柱体342的材质均可以包括多晶硅或单晶硅中的至少一种。在一些实施例沟道结构330包括半导体柱340以及覆盖在半导体柱340侧壁上的介质层332，半导体柱340厚度设置的较大相比，本申请实施例提供的半导体结构200可以减小半导体层320的厚度，[0118]上述介质层332可以包括隧穿层3321、电荷存储层3322和阻挡层3323，隧穿层3321、电荷存储层3322和阻挡层3323在从半导体柱340向堆叠结构310的方向上依次排布，其中隧穿层3321覆盖在半导体柱340侧壁，电荷存储层3322位于隧穿层3321和阻挡层3323分位于第一半导体层321远离堆叠结构310的一侧，进而保证第二柱体342和第二半导体层[0126]在填充柱351包括第一填充柱3511和第二填充柱3512的实现方式中，绝缘隔离层[0127]在一些实施例中，第二填充柱3512对应的半导体层320上具有凸起。即半导体层[0128]在半导体结构200还包括第一栅缝隙结构350和第二栅缝隙结构360的实现方式中，沟道结构330包括存储沟道结构和虚拟沟道结构，存储沟道结构位于第一栅缝隙结构[0134]通过薄膜沉积工艺在基底410上形成第一中间层420、第一半导体层321以及初始[0136]示例性的，薄膜沉积工艺可以包括化学气相沉积法(ChemicalVapor[0138]继续参照图8A，步骤S200中在交替叠置的栅替换层和栅介质层312上形成沟道孔初始沟道结构330a，提高初始沟道结构330a在去除位于基底410内的部分初始沟道结构[0145]通过第一栅缝隙和第二栅缝隙将栅替换层替换成栅线层311，以形成堆叠结构内形成第二栅缝隙结构360，由于第一栅缝隙和第二栅缝隙均贯穿交替叠置的栅替换层和[0147]形成堆叠结构310之后还可以包括在堆叠结构310内形成连接结构370，连接结构一中间层420背离堆叠结构310的部分沟道结构、部分第一栅缝隙结构350以及部分第二栅[0153]在一步各向同性气体刻蚀中去除氧化物层可以去除部分第一中间层420、初始沟道结构330a的部分阻挡层3323(如图6所示)、第一栅缝隙结构350和第二栅缝隙结构360的[0154]在一步各向同性气体刻蚀中去除氮化物层可以去除初始沟道结构330a的部分电[0155]在一步各向同性气体刻蚀中去除氧化物层可以去除初始沟道结构330a的部分隧[0156]在一步各向同性气体刻蚀中去除硅可以去除初始沟道结构330a的部分半导体柱分并没有被完全去除，使填充柱351包括位于剩余的第一中间层420靠近堆叠结构310一侧的第一填充柱3511(如图6所示)和位于剩余的第一中间层420背离堆叠结构310的第二填充[0157]在一步各向同性气体刻蚀中去除氧化物层可以去除初始沟道结构330a内的中间[0160]请对比参照图8C和图8D，去除剩余的第一中间层420以及位于剩余的第一中间层分半导体柱340位于第一半导体层321背离堆叠结构的一侧，使半导体柱340包括位于第一半导体层321靠近堆叠结构的一侧的第一柱体341(如图6所示)和位于第一半导体层321背[0161]在去除第一中间层420以及第一中间层420对应介质层332的过程中，去除中间支撑部430。在一些实施例中，第一中间层420和半导体柱340内的中间支撑部430(如图8C所[0162]在上述一步各向同性气体刻蚀之后，多个沟道结构330的长度一致，且沟道结构[0168]在第一半导体层321上形成第二半导体层322，第二半导体层322包裹暴露出的部[0171]在填充柱351包括第一填充柱3511(如图6所示)和第二填充柱3512(如图6所示)的[0174]请参照图8I和图8J，在第三中间层510和半导体层320上形成通孔520，并将通孔[0179]图9为根据一些实施例的存储系统的框图。图10为根据另一些实施例的存储系统1000包括控制器20和三维存储器10，其中三维存储器10可以包括如上所述的半导体结构(例如，通用闪存存储(UniversalFlashStorage，简称UFS)封装或嵌入式多媒体卡设备或者其中具有储存器的任何其他合适的[0186]在另一些实施例中，控制器20被配置为用于在高占空比环境SSD或eMMC中操作，于从三维存储器10读取的或者被写入到三维存储器10的数据[0191]电子设备可以包括上文所述的存储系统1000，还可以包括中央处理器CPU