2026年嵌入式系统设计师考试嵌入式系统硬件资源利用试卷及答案

2026年嵌入式系统设计师考试嵌入式系统硬件资源利用试卷及答案一、单项选择题（每题2分，共10题，共20分）1.冯·诺依曼结构与哈佛结构的主要区别是（）A.是否使用二进制B.指令和数据是否使用同一套总线与存储器C.是否支持中断D.是否具有Cache答案：B解析：哈佛结构将程序指令和数据分开存储，使用独立总线；冯·诺依曼结构指令和数据存放在同一存储器中，共享总线。ARMCortex-M3等嵌入式处理器多采用改进的哈佛结构。2.在嵌入式系统中，SRAM与DRAM相比，SRAM的主要特点是（）A.容量大、成本低B.需要定期刷新C.速度较快、无需刷新D.只能用于外部扩展答案：C解析：SRAM速度较快、控制简单、无需刷新，但集成度低、成本高；DRAM需要周期刷新，但容量大、成本低。3.关于NORFlash和NANDFlash的说法，正确的是（）A.NORFlash写入速度比NANDFlash快B.NANDFlash支持按字节随机读取C.NORFlash更适合作程序存储并支持片内执行（XIP）D.NANDFlash的擦除块大小通常比NORFlash小答案：C解析：NORFlash具有独立地址线，支持随机读取和片内执行，适合存放启动代码；NANDFlash按页读写、块擦除，需地址/数据复用，坏块概率较高，但容量大、成本低。4.ARMCortex-M3处理器的中断控制器通常称为（）A.GICB.NVICC.VICD.PIC答案：B解析：ARMCortex-M3内嵌嵌套向量中断控制器NVIC，支持中断优先级分组、尾链和晚到中断。GIC用于Cortex-A系列。5.关于DMA控制器的作用，下列说法错误的是（）A.可在存储器与外设之间进行数据搬运B.传输过程中需要CPU参与每个字节的搬运C.可减轻CPU的负载D.支持存储器到存储器的传输答案：B解析：DMA用于在外设与存储器、存储器与存储器之间批量搬运数据，CPU仅参与传输前的初始化和传输结束处理，数据搬运过程由DMA控制器自动完成，不需要CPU逐字节参与。6.STM32通用定时器（TIM）的计数模式不包括（）A.向上计数B.向下计数C.中央对齐D.随机计数答案：D解析：通用定时器支持向上计数、向下计数和中央对齐模式，用于PWM、输入捕获、输出比较等，无随机计数模式。7.嵌入式系统看门狗定时器（WDT）的主要作用是（）A.提高系统运行速度B.监控程序运行状态，防止程序跑飞C.降低系统功耗D.扩展外部中断源答案：B解析：看门狗定时器要求软件在设定时间内周期“喂狗”，若程序跑死或未及时喂狗，WDT产生复位信号使系统复位，提高系统可靠性。8.下列哪一项不属于AMBA总线体系中的总线？A.AHBB.ASBC.APBD.PCI答案：D解析：AMBA是ARM公司的片内总线标准，包含AHB、ASB、APB、AXI等。PCI是计算机外部总线标准。9.嵌入式处理器中，时钟频率72 A.每秒钟执行72条指令B.系统主时钟周期为1C.每秒钟产生72个中断D.数据总线宽度为72位答案：B解析：时钟频率f=72 10.在嵌入式系统设计中进行低功耗优化，下列措施中效果通常最不明显的是（）A.降低系统时钟频率B.关闭未使用外设时钟C.使用睡眠或停机模式D.增加程序注释答案：D解析：增加注释不影响运行功耗。降低频率、关闭外设时钟、使用低功耗模式都能有效降低系统功耗。---二、填空题（每空2分，共5题，共20分）1.ARMCortex-M3处理器中，堆栈指针SP可分为主堆栈指针MSP和进程堆栈指针PSP。异常处理默认使用__，用户线程可以使用__。答案：MSP；PSP解析：异常服务程序默认使用主堆栈指针MSP；线程模式若使用PSP，则操作系统可更好地隔离用户任务与内核异常堆栈。2.已知某定时器挂接在频率为72 MHz的总线上，计数器时钟不分频（预分频系数为1），则计数频率为__Hz。若要产生1答案：72×10解析：计数频率fcnt=72 MHz=723.STM32的通用输入输出端口GPIO输入模式包括浮空输入、上拉输入和__；开漏输出模式下若需要输出高电平，通常需外部__。答案：下拉输入；上拉电阻解析：开漏输出只有低电平驱动能力，高电平需外接上拉电阻，常用于I2C等需要“线与”功能的场景。4.AMBA总线体系中，__为高性能高带宽总线，__为低功耗低速外设总线。答案：AHB；APB解析：AMBA包括AHB、ASB、APB、AXI等。AHB用于高速高带宽互连，APB用于低速外设，两者间通过桥接器连接。5.在嵌入式存储器体系中，Cache的命中率定义为命中次数与__的比值；其设计目的是为缓解CPU与__之间的速度差距。答案：CPU访问总次数；主存储器（或内存）解析：命中率=命中次数/总访问次数。Cache利用时间局部性和空间局部性，改善平均访存时间。---三、简答题（每题10分，共3题，共30分）1.简述SRAM与DRAM的主要区别，并说明在嵌入式系统中各自常用于什么场合。答案：(1)SRAM使用双稳态触发器存储信息，无需刷新，速度较快，控制简单，但集成度低、成本高、单位容量功耗较大；常用于高速缓存、片内RAM、需要快速访问的小容量数据暂存。(2)DRAM用电容存储电荷表示信息，需要周期刷新，速度相对较慢，但集成度高、成本低、容量大，常作为系统外部大容量运行内存，如SDRAM、DDR。(3)在嵌入式系统中常见的组合是：片内SRAM用于栈、数据区和高速缓冲，片外DRAM用于大型应用的运行存储。解析：本题重点在于抓住“是否需要刷新”以及“容量、速度、成本”等关键要素，并结合嵌入式系统的存储层次进行说明。2.简述DMA传输方式与中断控制方式在嵌入式I/O数据交换中的区别，并说明各自适用的数据量场景。答案：(1)中断方式：每个数据单元都需要CPU响应中断，保存现场、执行中断服务程序、恢复现场，CPU参与每个单元的传输；适合少量、低速或随机到达的数据。(2)DMA方式：DMA控制器获得总线控制权，直接在存储器和外设之间批量搬运数据，CPU只参与传输前的初始化和传输结束处理；适合大数据块、高速连续传输。(3)对比：DMA明显减少CPU占用，提高系统吞吐率，但需增加DMA控制器和总线仲裁逻辑，成本与复杂度较高。解析：可以从“CPU是否参与每个数据单元”作为主要区别点展开，再结合数据量大小和实时性要求说明适用场景。3.列出至少五种嵌入式系统低功耗设计方法，并简要说明其中三种的工作原理。答案：五种常用方法：(1)降低系统时钟频率；(2)关闭未使用外设时钟；(3)选用低功耗睡眠、停机或待机模式；(4)采用门控时钟和电源门控；(5)合理选择低功耗器件，优化软件代码减少无效循环。工作原理说明任选三种：•降低时钟频率：动态功耗Pd•关闭未使用外设时钟：外设时钟停止后内部逻辑不翻转，减少开关功耗。•睡眠/停机模式：让CPU进入低功耗状态，关闭部分时钟或电源，仅保留唤醒电路。解析：低功耗设计需要从硬件和软件两方面考虑，硬件上通过降低频率、门控时钟、电源管理等方式减少动态与静态功耗；软件上通过优化任务调度和外设使用降低无效功耗。---四、分析设计题（每题15分，共2题，共30分）1.某嵌入式微控制器系统主频fsys=72 MHz，某通用定时器挂接APB1总线（频率为36 MHz(1)定时器计数频率fcnt(2)产生5 (3)说明如何实现1秒延时，需给出中断溢出次数计算。答案：(1)fcnt(2)定时周期T=(A(3)每次定时中断对应5 ms，1秒需中断1000/解析：-APB1频率为36 MHz，定时器预分频系数为720，因此计数频率fcnt2.某嵌入式系统通过UART串口以115200 bit/s连续接收上位机下发的数据帧，每帧长度(1)画出数据从UART到SRAM的传输路径框图；(2)描述接收流程，包括DMA初始化、启动和完成中断处理；(3)若UART数据寄存器为8位，采用DMA每传完512字节产生一次完成中断，计算DMA完成一帧共产生几次传输完成中断？答案：(1)传输路径框图（文字描述）：UART接收引脚→UART数据寄存器DR→DMA通道→AHB/APB桥→外部SRAM指定缓冲区CPU只负责配置DMA与处理完成中断，不参与每个字节的搬运。(2)接收流程：•初始化：配置UART波特率115200、8位数据位、无校验、1停止位，使能接收DMA请求；配置DMA通道，源地址为UART数据寄存器地址，目标地址为SRAM缓冲区地址，传输长度512，模式设为单次或循环模式，使能传输完成中断。•启动：使能UART接收使能RXE和DMA通道，DMA控制器在UART每收到一个字节时自动搬运至SRAM。•完成中断：当DMA传输计数从512减至0时产生传输完成中断，CPU在中断中切换缓冲区、处理数据帧或开启新一轮接收。•校验：可通过空闲中断