触发器和时序逻辑电路课件3

觸發器和時序邏輯電路數字電路按照功能的不同分為兩類：組合邏輯電路；時序邏輯電路

組合邏輯電路的特點：只由邏輯門電路組成，它在某一時刻的輸出狀態僅由該時刻的輸入信號狀態決定。時序邏輯電路的特點：由邏輯門、觸發器構成，它在某一時刻的輸出狀態不僅與該時刻的輸入信號有關,還與電路原來的輸出狀態有關。21.1.1RS觸發器(1)設SD=1，RD=0&&RDSDQQ••101010

觸發器有兩個重要的特點：（1）觸發器有兩個可能的穩定工作狀態（2）觸發器具有記憶功能電路組成及工作原理Qn=1，Qn=0則Qn+1=0，Qn+1=121.1

雙穩態觸發器1、基本RS觸發器&&RDSDQQ••011010(2)設

SD=0，RD=1Qn=0，Qn=1則Qn+1=1，Qn+1=0&&RDSDQQ••111010(3)設

SD=RD=1則Qn

=Qn+1&&RDSDQQ••0011(4)SD=RD=0禁用110011111010100001010111000禁用001禁用SDRDQnQn+1特性表0

0

不定，禁止

SDRDQ簡化特性表1

00

0

11

1

1不變

SDRDQQ基本RS觸發器符號2、同步RS觸發器&&ABQQRD&&RSDCDSCPCP：時鐘脈衝未到，即

CP=0時，C、D門被封鎖，無論S、R

端加什麼信號它們輸出全是1，觸發器保持原來狀態不變。時鐘脈衝觸發方式:電位觸發在CP=1時,R、S的變化才能引起觸發器翻轉。為正電位觸發。SD—置位端，RD—複位端Q=1置位狀態，Q=0複位狀態(2)S

=1，R

=0，Qn+1=1

0&&RS•01010(3)S

=0,R

=1，Qn+1

=0

(4)S

=R=1(1)S

=R

=0Qn

=Qn+1禁用&&RDSDQQ••11010ABCDCPRDSD

CPQQSR1符號&&ABQQRD&&RSDCDSCP000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10（當CP=1時）RD、SD不受CP控制，直接將觸發器置1或置0。SD置1、RD置0，並低電平有效。000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10Qn+1=S+RQn

,SR=0SRQn00011110011001

011

1禁止

SRQn+1簡化特性表0

0Qn

0

10

1

01

特性方程CP例：初態Q=0，畫出在CP作用下Q端的波形。SRQ不定禁止出現1

1不定，禁止

SRQn+1特性表0

0Qn

0

10

1

01

思考題:如何使同步RS觸發器具有計數功能?計數功能要求：Qn+1=Qn&&ABQQRD&&RSDCDSCPCPQC

QBQA000011100011110100101101012345678000計數器狀態表存在的問題：空翻現象21.1.2主從型JK觸發器由兩個同步RS觸發器和一個非門構成。SRSDRDCQQSRSDRDCQQ&&主從JKSDRD1CPQQ主觸發器R=KQnS=JQn主從型觸發器的特點：CP=1時，輸入信號進入主觸發器，從觸發器CP=0被封鎖；當CP=0時，主觸發器被封鎖，從觸發器開啟。SRSDRDCQQSRSDRDCQQ&&主從JKSDRD1CPQQ（1）J=K=0，Qn+1=Qn（2）J=0，K=1Qn=0，S=JQn=0，R=KQn=0，Qn+1=Qn

=0Qn=1，S=JQn=0，R=KQn=1，Qn+1=S=0主觸發器R=KQnS=JQnSRSDRDCQQSRSDRDCQQ&&主從JKSDRD1CPQQ（3）J=1，K=0Qn=0，S=JQn=1，R=KQn=0，Qn+1=S

=1

主觸發器R=KQnS=JQnQn=1，S=JQn=0，R=KQn=0，Qn+1=Qn=1SRSDRDCQQSRSDRDCQQ&&主從JKSDRD1CPQQ主觸發器R=KQnS=JQn（4）J=K=1，Qn+1=QnJKQnQn+1100110111010001100JK觸發器特性表11011110Qn00000011Qn保持功能置1功能置0功能計數功能Qn+1跟隨J變化特性方程Qn000111100110100

1

0

1JKQn+1=JQn+KQnKJSDRDCQQ&&

JK觸發器邏輯符號主從型下降沿觸發邊沿觸發型且下降沿觸發KJSDRDCQQ&&

1

1Qn

JKQn+10

0Qn

0

10

1

01

JK觸發器簡化特性表CPQ主Q從J=K=121.1.3D觸發器SDRDCQQ

D符號D觸發器特性表

000

010101111DQnQn+110置1置0Qn+1跟隨DQn+1=D特性方程觸發方式：邊沿觸發型，且上升沿有效。結構形式：維持阻塞型CP例：已知維持阻塞型D觸發器CP和D端的波形，試畫出輸出端Q的波形。

DQ21.1.4T觸發器及T´觸發器SDRDCQQ

T符號T觸發器

000

011101110TQnQn+1T觸發器特性表QnQn

保持功能計數功能T觸發器：當T=1時，Qn+1=QnQn+1=TQn+TQn特性方程僅具有計數功能21.1.5觸發器邏輯功能的轉換1.J-K觸發器轉換為D觸發器1JKDCP2.J-K觸發器轉換為T觸發器JKCPTQn+1=D=D(Qn+Qn)=DQn+DQnQn+1=JQn+KQnQn+1=TQn+TQn3.D觸發器轉換為J-K觸發器Qn+1=JQn+KQnQn+1=DD=JQn+KQn=JQn

KQnKJCQQ

D&&&1CP4.D觸發器轉換為T´觸發器SDRDCQQ

DQn+1=DQn+1=QnD=

QnKJSDCQQ

SDRDCQQ

DACP已知CP和A的波形，畫出Q1、Q2的波形。CPARD1=SD2=AF1F2C1=C2=CPD1=Q2J2=Q1K2=Q1Q1Q2Q1（J）（D）例：DCPRDDCPRDDCPRDDCPRD&+5VCLR&&Q1Q1Q2Q2Q3Q3Q4Q4SB1SB2SB3SB41010112301••••••CLR端加入清零脈衝後

Q1=Q2=Q3=Q4=0，

Q1=Q2=Q3=Q4=1，四人搶答器電路與非門2輸出為1，時鐘脈衝加到四個D觸發器的CP端，SB未按下，D觸發器的零狀態不變。按下SB1

SB4中任一個按鈕，對應觸發器的D端為高電平。DDDD

集成觸發器應用舉例

21.2.1

數碼寄存器CRDDCRDDCRDDCRDD&&&&••••Q3'Q2'Q1'Q0'Q3Q2Q1Q0••輸出清零接收F3F2F1F0A3A2A1A0•••D觸發器組成的數碼寄存器N個觸發器可寄存N位二進位數碼，並行輸入並行輸出方式。21.2

寄存器

數碼寄存器是存放二進位數碼的邏輯部件。串行輸出21.2.2移位寄存器單向移位寄存器CRDDCRDDCRDDCRDDDO串行輸入清零移位脈衝CP•••

••

••Q0Q1Q2Q3並行輸出CPD0Q0Q1Q2Q3CP011

1D0Q0Q1Q2Q31101•••F0F1F2F3每加入一個CP脈衝，每個觸發器中所存儲的數碼就依次向左或向右移一位。

1.

非同步二進位加法計數器CQ2Q1Q0000011100011110100101101012345678000加法計數器狀態表JRDK

CPQQJRDK

CPQQJRDK

CPQQ清零計數輸入CPF0F1F2Q0Q1Q2各觸發器J=K=1低位的Q端接高位的CP端CPQ0Q1Q221.3.1二進位計數器21.3

計數器•JRDK

CPQQ••JRDK

CPQQ••JRDK

CPQQ••JRDK

CPQQ••••1••計數輸入清零Q0Q1Q2Q3

34561278910111213141516

CPQ0Q1Q2Q3F0F1F2F31111一個觸發器有兩個穩態，N個觸發器共有2N個穩態，若計數器有N個觸發器，稱該計數器為模數2N計數器，計數容量是（2N-1）SDRDCQQ

DSDRDCQQ

DSDRDCQQ

D用D觸發器構成的非同步二進位加法計數器計數輸入CP清零Q0Q1Q2CPQ0Q1Q2F0F1F2低位的Q端接高位觸發器的CP端2.

非同步二進位減法計數器CQ2Q1Q0000012345678000減法計數器狀態表111110101100011010001Q2JRDSDK

CPQQJRDSDK

CPQQJRDSDK

CPQQ置數計數輸入CPQ0Q1F0F1F2思考：如何用維持阻塞型D觸發器構成非同步二進制減法計數器？

•JK

CPQQ

•JK

CPQQ

•JK

CPQQ&&••JK

CPQQ&&•••••CP1••••J0=K0=1J1=K1=Q0J3=K3=Q2•Q1•Q0Q0Q1Q2Q3J2=K2=Q1•Q0

••F0F1F2F33.同步二進位加法計數器計數脈衝同時加到觸發器的時鐘端J、K的運算式稱為驅動方程••J0=K0=1J2=K2=Q0n

•Q1n21.3.2

十進位加法計數器J3=Q2n

•Q1n

•Q0nK3=Q0nJ1=Q0n

•Q3n

K1=Q0nJKCPQQ

•

•JK

CPQQ&&•••CP1•JK

CPQQ&&••Q0Q1Q2Q3JK

CPQQ&&••••••1&CC=Q0n

•Q3nF0F1F2F31.8421碼十進制加法計數器驅動方程：進位信號J0=K0=1J1=Q0n

•Q3n

K1=Q0nJ2=K2=Q0n

•Q1n十進位加法計數器波形圖J3=Q2n

•Q1n

•Q0nK3=Q0n

Q1Q2C=Q0n

•Q3n34561278910CP

Q0Q3C0000100001001100001010100110111000011001驅動方程：CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001100000十進位加法計數器狀態表8421碼8421碼十進位加法計數器波形圖Q0Q1Q2Q3CP12345678910QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3QBQCQDCPB五進制加法計數器二進位2.8421碼二—五—十進制加法計數器QQSDRDCJKF0QA計數輸入CPCPAJ0K0

CPQQ

••CPJ2=Q1n

•Q0n

K2=Q1n21.3.3

任意進制加法計數器Q0J1K1

CPQQ•Q1J2K2

CPQQ&&Q2&&

•J0=Q2n•Q1n

K0=1J1=Q0nK1=Q2n

•Q0n1•驅動方程：3456127CP

Q0Q1Q2J2=Q1n

•Q0n

K2=Q1nJ0=Q2n

•Q1n

K0=1J1=Q0n

K1=Q2n

•Q0n000100010110001101011功能：同步七進制加法計數器驅動方程：T4196功能表功能輸入輸出時鐘CP並行予置數ABCDQAQBQCQD清零Cr清零置數計數0

00001011

計數abcdabcd控制信號CT/LD21.3.4中規模集成計數器1.T4196（74LS196）T4196CT/LDQCCAQAGNDVCCCrQDDBQBCPACPB二—五—十進位加法計數器模2模5QAQBQCQDCPACPB計數脈衝從CP1輸入，從QA輸出，是一個二進位計數器。計數脈衝從CP2輸入，從QD、QC和

QB輸出時，是一個五進制計數器。二—五—十進位加法計數器模2模5QAQBQCQDCPACPB1234567141312111098+5VQDQBCPAQACPBQC+5VCT/LDT4196••Cr8421碼二—五—十進位加法計數器模5QBQCQDCPB模2QACPA•1234567141312111098+5VQDQBCPAQACPBQC+5VCT/LDT4196•Cr5421碼二—五—十進制加法計數器應用舉例QDQCQB

QACT/LDCrCPBCPA&1•••七進制計數器0111QAQBQCCrCP1234567七進制加法計數器波形圖Cr=QCQBQA回饋置0法應用舉例兩位十進位計數器QDQCQB

QACT/LDCrCPBCPA1•QDQCQB

QACT/LDCrCPBCPA1•個位十位應用舉例&••QDQCQB

QACT/LDCrCPBCPA1•六十進制計數器0110QDQCQB

QACT/LDCrCPBCPA1•應用舉例&••QDQCQB

QACT/LDCrCPBCPA1•二十四進制計數器0010QDQCQB

QACT/LDCrCPBCPA1•0100QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3QBQCQDQQSDRDCJKF0QA2.T210非同步二—五—十進位加法計數器CP1CP2S9（1）S9（2）&&R0（1）R0（2）T210VCCQCQBQDQAS9（1）GND12S9（2）R0（1）R0（2）CP2CP1功能：R0（1）=R0（2）=1時，置0（0000）S9（1）=S9（2）=1時，置9（1001）R0（1）和R0（2）中至少有一個為0與S9（1）和S9（2）中至少有一個為0時，工作在計數狀態。

計數脈衝從CP1輸入，從QA輸出，是一個二進位計數器。計數脈衝從CP2輸入，從QD、QC和

QB輸出時，是一個五進制計數器。例1：如何用T210構成七進制計數器？T210VCCQCQBQDQAS9（1）GND12S9（2）R0（1）R0（2）CP2CP1七進制加法計數器狀態表+5V計數輸入CP利用0111回饋置0CPQDQCQBQA

0000010001200103001140100501016011070000&

例：分析下圖所示電路輸出端的狀態變化規律。設初態為0000T210VCCQCQBQDQAS9（1）GND12S9（2）R0（1）R0（2）CP2CP1+5V計數輸入CPQB=QC=1，S9（1）=S9（2）=1

置9（1001）0000

0001

0010

0011

0100

01011001

輸出為0110時，21.4.1集成555定時器工作原理+_

+_

RSQQ··5K

5K

5K

RUR1UR28(VCC)4(RD)5(CO)6(TH)2(TR)71(GND)3(UO)C1C2UR1=U+1=2/3VCCUR2=U–2=1/3VCCUTH>2/3VCC,R=0UTR>1/3VCC,S=1Q=0,Uo為低電平,T導通。0110置0參考電壓：21.4

集成555定時器+_

+_

RSQQ··5K

5K

5K

RUR1UR28(VCC)4(RD)5(CO)6(TH)2(TR)71(GND)3(UO)C1C2UR1=U+1=2/3VCCUR2=U–2=1/3VCC

UTH<2/3VCC,R=1

UTR>1/3VCC,S=1

Uo保持原狀態，

T保持原狀態。置0+_

+_

RSQQ··5K

5K

5K

RUR1UR28(VCC)4(RD)5(CO)6(TH)2(TR)71(GND)3(UO)C