电子技术基础 数字部分（第8版）课件5.3 D锁存器_第1页
电子技术基础 数字部分（第8版）课件5.3 D锁存器_第2页
电子技术基础 数字部分（第8版）课件5.3 D锁存器_第3页
电子技术基础 数字部分（第8版）课件5.3 D锁存器_第4页
电子技术基础 数字部分（第8版）课件5.3 D锁存器_第5页
已阅读5页，还剩8页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

5.3.1D锁存器的电路结构5.3D锁存器5.3.2D锁存器集成电路5.3.3D锁存器的动态特性1.逻辑门控D锁存器逻辑电路图S=0R=1D=0Q=0D=1Q=1E=0Q不变E=1S=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ根据门控SR锁存器原理很容易分析得出5.3.1D锁存器的电路结构逻辑符号2.传输门控D锁存器(1)

逻辑电路图(2)工作原理

(b)E=0时(a)E=1时TG2导通，TG1断开

TG1导通，TG2断开Q=DQ不变2.传输门控D锁存器(1)

逻辑电路图Q=DE=1D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ(3)逻辑功能Q不变E=0,(4)

工作波形74HC/HCT373八D锁存器5.3.2D锁存器集成电路74HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器

（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.3.3D锁存器的动态特性时序图：表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。

有建立时间tSU、保持时间tH

、脉冲宽度tW等。5.3.3D锁存器的动态特性1.传输延迟时间(tpd)：输出信号对输入信号（D和E共同作用）的响应延迟时间。

衡量锁存器对输入变化的响应速度分类说明：

tpLH(D-Q)：Q从低到高对D信号的延迟

tpHL(E-Q)：Q从高到低对E信号的延迟

其他：图中未显示的tpHL(D-Q)和tpLH(E-Q)同样存在2.建立时间(tSU)：在使能信号E的有效电平结束（下降沿）之前，D信号需要保持稳定的最短时间。作用：确保数据在锁存命令发出前已稳定就绪，是“锁存前的准备工作”。3.保持时间(tH)：在E信号的有效电平结束（下降沿）之后，D信号需要保持稳定的最短时间。作用：确保在锁存动作发生后，内部节点有足够时间完成状态固化，从而不受D信号变化干扰。。4.脉冲宽度(tW)：为保证D信号正确传送到Q和~Q，使能信号E的高电平持续时间必须满足的最小值。原因：E信号需要维持足够长的开启时间，以保证信号从D端传输到输出端，并使内部逻辑状态完全建立。违反时序要求的后果tSU、tH和tw达不到要求，可能导致不确定

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论