《数字电子技术-刘汉华》第3章门电路-精简版

1、第三章门电路,一、门电路概念：P66,(1)正逻辑：,二、逻辑约定：正负逻辑系统P67,图3.1.1正负逻辑示意图,(2)负逻辑：,本书采用正逻辑系统,三、门电路内部电路，（了解）P79-80P123P128,图3.3.10CMOS反相器电路,四、门电路的静态特性,门电路的电压传输特性是指输出电压vo和输入vI之间的关系曲线，如图3.3.11所示。并设,图3.3.11CMOS反相器的电压传输特性,1.电压传输特性P80-81,四、门电路的静态特性(续),输入特性是从门电路输入端看其输入电压与电流的关系，CMOS电路为例：,2.输入特性P83,图3.3.16CMOS反相器的输入特性,四、门电路的

2、静态特性(续),输出特性为从门电路输出端看输出电压和输出电流的关系，包括输出为低电平输出特性和输出为高电平输出特性，CMOS电路为例：,3.输出特性P85,a.低电平输出特性,b.高电平输出特性,四、门电路的静态特性(续),是指在保证输出高、低电平基本不变（不超过规定范围）时，允许输入信号高、低电平的波动范围,4.噪声容限P82,输入噪声容限为,图3.3.13CMOS反相器输入噪声容限示意图,五、门电路的动态特性,1、传输延迟时间tPHL和tPLHP87,将输出电压变化滞后于输入电压变化的时间称为传输延迟时间。,五、门电路的动态特性(续),测量上：输入电压后沿下降到幅值的50与输出前沿上升到幅

3、值的50之间的差值,tpd平均传输延迟时间，tpd（tPHLtPLH）/2,tPLH输出由低电平跳变为高电平时的传输延迟时间,tPHL输出由高电平跳变为低电平时的传输延迟时间,测量上：输入电压前沿上升到幅值的50与输出后沿下降到幅值的50之间的差值,六、门电路的主要性能参数（分散在各处）,1)输出高电平2)输出低电平3)输入高电平开门电平4)输入低电平关门电平5)输入高电平电流“拉电流”6)输入低电平电流“灌电流”7)输出高电平电流8)输出低电平电流,七、门电路的扇出系数N（补充）,门电路常工作在驱动同类门的情况下，如TTL与非门驱动TTL与非门。通常以同一类型的逻辑门作为负载时，一个逻辑门能

4、够驱动同类门的最大数目，称为扇出系数N。,当输出低电平时,当输出高电平时,八、OD门（P94）和OC门（P131）,1.OD门:将CMOS门电路的输出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD（OpenDrainOutput）门,OD门,图3.3.2OD门的逻辑符号,2.OD门实现“线与”,普通的CMOS逻辑门输出端不能并联使用，为什么？,F,A,B,C,D,2.OD门实现“线与”,OD门可以将输出端直接相接，即实现线与逻辑，其电路如图3.3.27所示,图3.3.27线与逻辑电路的接法,其工作原理为：,图3.3.27线与逻辑电路的接法,当Y1、Y2有一个为低电平时，则为低电平；只

5、有Y1、Y2同时为高电平，两个输出管同时截止，输出为高电平，Y和Y1、Y2为与的关系,输出端逻辑式为,故OD门的线与实现了与或非的逻辑功能。,3.OD门的应用,实现与或非逻辑,电平转换,由于OD门的高电平可以通过外加电源改变，故它可作为电平转换电路。一般CMOS与非门的电平012V，而TTL门为03.6V。若需要将逻辑电平为的逻辑电平，只要将负载电阻接到5V电源即可，其电路如图3.3.30所示,实现数据采集,如图3.3.31所示,可实现母线（总线）的数据的接收和传送,可利用选通信号SASC来实现对不同通道数据的采集，并输送到母线上。接收时，利用选通信号SDSG来实现数据从不同通道输出。,4集电

6、极开路与非门（OC门OpenCollectorGate）P131,1.推拉式输出电路结构的局限性：,与OD门一样，为了实现线与构，TTL与非门也可以采用集电极开路的形式,如图3.3.35所示将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏,图3.3.35,八、OD门（P94）和OC门（P131）（续）,如图3.3.36所示为OC门的电路和结构和符号，输出管的集电极开路,图3.3.36,5.OC门的结构特点,主要记住OC门的逻辑符号,若利用OC门实现线与功能，则将几个OC

7、门的输出并联起来用一个上拉电阻即可，如图3.3.38所示，即,6.OC门“线与”的实现,图3.5.38,7.OC门的应用,a.实现与或非逻辑线与,如图3.5.38的线与电路，其输出为,实现电路比较简单,图3.5.38,b.电平转换,与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。一般TTL与非门的电平为03.6V,若需要逻辑电平为012V的逻辑电平，只要将负载电阻接到12V电源即可,c.实现数据采集(实质为线与的应用),如图3.5.43,可实现母线（总线）的数据的接收和传送,图3.3.33为CMOS传输门的电路图及逻辑符号。,九、CMOS传输门P96,其中T1为N

8、MOS管，T2为PMOS管，C和C为一对互补控制信号,1.电路结构及逻辑符号,2.工作原理,若CMOS传输门的一端接输入电压vI，另一端接负载电阻RL，如图3.3.34所示。,图3.3.34传输门的工作电路,（1）C0，C1,输入和输出为高阻态，传输门截止，输出vo0,（2）C1，C0,输入和输出呈低阻态，传输门导通，输出为vovI,3.特点,a.由于T1和T2管的结构对称，即漏源可以互换，故CMOS传输门输入双向器件，其输出端和输入端也可以互换使用；,b.利用CMOS传输门和CMOS反相器可以组成各种复杂的逻辑电路，如一些组合逻辑电路，象数据选择器、寄存器、计数器等。,c.利用CMOS传输门

9、可以组成双向模拟开关，用来传输连续变化的模拟电压信号，这一点是其它一般逻辑门无法实现的。,CMOS双向模拟开关电路是由CMOS传输门和反相器组成，如图3.3.36所示。和CMOS传输门一样，它也是属于双向器件。,其工作原理为：当C1,开关闭合，vovI；当C0,开关断开，输出高阻态。,图3.3.36CMOS双向模拟开关的电路及符号,十、三态门,其电路如图3.3.38所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态高阻态,图3.3.38CMOS三态门的电路及符号,记住符号,1.三态输出的CMOS门电路P99,其工作原理为,其中EN为使能端，且低电平有效，即EN0

10、，YA,低电平有效,a.总线结构,这样只要分时控制各三态门的E（E）端，就能把各个门的数据输入信号按要求依次送到总线，进行数据传输。但注意使能端不能同时为“1”,三态门的应用,它可以实现线与的功能，即输出端可以并联。如图3.3.44所示,电路如图2.3.45所示，则,b.数据的双向传输,当EN1时，三态门G1输出为Do，G2输出为高阻态；当EN0时，三态门G1输出为高阻态，G2输出为D1Do,三态TTL与非门（TSLThreeStateLogicGate）P136,三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，

11、即高阻状态。,其逻辑符号及逻辑功能如图3.5.47所示，控制端为低电平有效,图3.5.47,.工作原理,（1）当EN0时，P1，D截止，与非门为正常工作状态，即,（2）当EN1时，与非门为高阻态，即YZ,控制端为高电平有效的三态门，其符号如图3.5.49所示,（1）当EN1时，P1，D截止，与非门为正常工作状态，即Y（AB）,（2）当EN0时，与非门为高阻态，即YZ,.三态门的用途,图3.5.51总线结构,图3.5.50数据的双向传输,TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图3.5.50和图3.5.51所示,电路如图3.5.52所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD1001时各输出逻辑函数的取值(各门均为TTL门）。,练习：,本章小结,一、门电路概念P67二、逻辑约定：正负逻辑系统