组合电路的分析与设计PPT课件

1、第10章 组合电路的分析与设计 101 组合逻辑电路的分析方法 102 组合逻辑电路的设计 103 常用组合集合电路IC简介 本章小结 习题10 返回主目录,101 组合逻辑电路的分析方法 1011 概述 1012 组合逻辑电路的分析方法,组合逻辑器件在前面的几章中已介绍过一些，它是 数字电路中一类重要的器件。而本章则是从分析和设计 的角度对这一类电路加以讨论。首先根据已学过的知识 归纳出组合逻辑电路的特点和一般分析方法。作为分析 的实例，介绍多路选择器、奇偶校验器和译码器的工作 原理和特点。然后通过一个实际的逻辑设计问题，归纳 出组合逻辑电路设计的一般方法。最后通过对优先编码 器、加法器、比

2、较器的设计讨论了这些常用组合逻辑器 件的电路组成、工作原理和特点。,第 10 章组合电路的分析与设计,10.1 组合逻辑电路的分析方法,10.1.1概述 根据逻辑功能的不同特点，常把数字电路分成组合 逻辑电路（简称组合电路）和时序逻辑电路（简称时序 电路）两大类。 任何时刻输出信号的稳态值，仅决定于该时刻各个 输入信号的取值组合的电路，称为组合电路。在组合电 路中，输入信号作用以前电路所处的状态， 对输出信号 没有影响。 本书第2章中的门电路和第4章中的编/译码器 电路，都属于组合电路。,组合电路逻辑功能表示方法通常有逻辑函数表达式、 真值表（或功能表）、逻辑图、卡诺图、波形图等5种。 在小规

3、模集成电路中，用逻辑函数表达式的居多；在中 规模集成电路中，通常用真值表或功能表，例如在第4章 中描述集成编/译码器时就常用功能表。,10.1.2 组合逻辑电路的分析方法 1. 组合电路分析的一般方法 所谓组合逻辑电路的分析方法， 就是根据给定的 逻辑电路图，确定其逻辑功能的步骤，即求出描述该电 路的逻辑功能的函数表达式或者真值表的过程。这个分 析过程在第2章门电路中已经用过。现将组合电路分析 方法归纳为两种。第一种适用于比较简单的电路，分析 步骤为：,（1） 根据给定电路图， 写出逻辑函数表达式； （2） 简化逻辑函数或者列真值表； （3） 根据最简逻辑函数或真值表， 描述电路逻辑功 能。第

4、二种适用于比较复杂的电路或无法得到逻辑图的 电路，分析步骤如下： （1）根据给定的逻辑图，搭接实验电路（如已给定 实际电路，则无需此步骤）； （2）测试输出与输入变量各种变化组合之间的电平变化关系，并将其列成表格，就得到了真值表（或功能表）； （3） 根据真值表或功能表， 描述电路逻辑功能。 下面将对一些实际组合电路进行分析， 进一步加深对分 析方法的理解和运用。,2. 分析实例 例 10.1分析图10.1（a）和（b）所示电路。 ,图 10.1 例 10.1 的电路图,解 由图10.1（a）写出逻辑函数表达式，并进行化 简得 = 该表达式的真值表如表10.1所示。,表 10.1 真 值 表,

5、真值表10.1表明：在图10.1（a）所示电路中，当a、 b、 c、 d中有奇数个1时，G为1；反之G为0。这显然是 采用偶校验位产生电路。 图10.1(a）所示电路使用与非门太多，连线也多，既 不经济也不可靠。图10.1（c）所示电路，同样可以实现 产生偶校验位的功能。 由图10.1（b）可写出F的表达式 =Gabcd 该式表明，在图10.1（b）所示电路中，当收到a、 b、 c、 d和G五位码元之后，若F为1，即判定码组a、b、c、d正 确；若F为0，即判定码组发生错误，显然是偶校验检测。 ,图 10.2 74LS138逻辑图,例 10.2 分析图10.2所示电路的逻辑功能。 ,解 由图1

6、0.2可见该电路有 3 个输入信号A0、A1、A2 3个控制信号 G1 、 A、 B和 8 个输出信号 、 、 、 、 、 。 （1）根据给定电路图写出输出信号的逻辑函数表达式:,（2） 根据上列表达式可以得到如表10.2所示的真值 表。由上列表达式可见，当G1为0时，无论其他输入信号 为什么状态， 均为1， 同理A和 B只要 有一个为1时， 也都为1。为了列表方便, 通常 = A+ B来表示A和 B的某些状态。 ,表 10.2 真 值 表,（3） 描述逻辑功能。 由真值表10.2可以看出，当G1为1，为0时，3位二 进制输入信号A2A1A0的8种取值组合分别对应着 7中的一个确定的输出信号。

7、如当A2A1A0=000时，输出 信号 =0， 而 均为1； 当A2A1A0=111时， =0 而 均为1。因此，该电路是一个3-8线二进制译码 器，G1、 是使能信号。该电路就是第4章讨论过的 74LS138的内部电路。 例 10.3分析图10.3（a）所示电路的逻辑功能。,图 10.3 多路选择器 74LS151,解 （1） 根据给定电路图写出输出信号的逻辑函数 表达式如下： （2） 根据该表达式可以得到如表10.3所示的真值表。 （3） 描述逻辑功能。由真值表10.3可以看出，当S=1 时, 封锁了全部数据通道，无论其他输入信号是什么，输 出Z=0。可见S是选通端，对数据通行进行控制。,

8、(101),当S=0时， 根据不同的地址码A2A1A0选通相应的通 道，且仅选通一路。如A2A1A0=000时，输出Z=D0；A2A1 A0=111时，输出Z=D7。因此该电路是一个多路选择器 （也称为数据选择器）。实现的功能是从多个输入信号 中选择一个信号输出，或者将并行输入转换为串行输出。 该电路图实际上是8选1的中规模集成多路选择器 74LS151的逻辑电路图。图（b）是它的逻辑符号，其中 A2、A1、A0是地址输入端，而D7D0是数据输入端。 ,表 10.3 真 值 表,多路选择器是一个十分有用的器件。它除了用作多 路开关、并行输入变串行输出或者与多路分配器配合完 成多路信号的分时传输

9、以外，通常还可以用来实现逻辑 函数，即用多路器设计逻辑电路。现对此项功能做以下 简单介绍。 若多路选择器的地址输入端数为N，则多路选择器 能够实现有（N+1）个输入变量的任意逻辑函数。其中， N个变量作为地址输入，剩下的一个变量根据需要可以 以原变量或反变量的形式接到相应的数据输入端。,例如， 用多路选择器实现下列逻辑函数： F是一个 4 变量函数，所以要用具有 3 个地址输入端的选 择器，即用8选1的多路选择器实现。假设用74LS151在3 个地址输入端A2、A1、A0分别输入A、B、C这3个变量。 比较表达式（10.1）和（10.2）可知 根据以上分析，只要按图10.3（c）连接，便可实现

10、逻辑 函数F。 ,（102）,102 组合逻辑电路的设计,1021 组合逻辑电路设计的一般方法 10.2.2 组合逻辑电路设计实例,10.2 组合逻辑电路的设计,10.2.1组合逻辑电路设计的一般方法 为了讨论组合逻辑电路的设计方法，我们先来看一 个实际的逻辑问题。 例 10.4某设备有开关A、B、C, 要求仅在开关A接通 的条件下，开关B才能接通；开关C仅在开关B接通的条 件下才能接通。违反这一规程，则发出报警信号。设计 一个由与非门组成的能实现这一功能的报警控制电路。,表 10.4 真 值 表,解由题意可知，该报警电路的输入变量是 3 个开关 A、B、C的状态。设开关接通用1表示，开关断开

11、用0表 示。设该电路的输出报警信号为F，F为1表示报警，F为 0表示不报警。 根据题目所表明的逻辑关系和上述假设，可列出如 表10.4所示的真值表。 根据真值表画的卡诺图如图10.4（a）所示。利用卡 诺图对逻辑函数进行化简，得到最简逻辑表达式:,图 10.4 卡诺图和逻辑图,根据逻辑表达式画出逻辑图， 就得到符合题目所要 求的控制电路, 如图10.4（b）所示。 ,图 10.5 组合逻辑电路设计步骤,由此例可见，所谓逻辑设计方法，就是从给定的逻 辑要求出发，求出逻辑电路的基本步骤。从上述的设计 实例，可将组合电路的一般设计过程粗略地归纳为4个 基本步骤，如图10.5所示。,1） 分析要求。

12、首先根据给定的设计要求（设计要求可以是一段文 字说明，或者是一个具体的逻辑问题，也可能是一张功 能表等），分析其逻辑关系，确定哪些是输入变量，哪 些是输出函数，以及它们之间的相互关系。然后，对输 入变量和输出函数的响应状态用0、1表示，称状态赋值。 2） 列真值表。 根据上述分析和赋值情况，将输入变量的所有取值 组合和与之相对应的输出函数值列表，即得真值表。注 意，不会出现或不允许出现的输入变量取值组合可以不 列出。如果列出，可在相应的输出函数处记上“”号， 化简时可作约束项处理。,3） 化简。 用卡诺图法或公式法进行化简，以得到最简逻辑函 数表达式。 4） 画逻辑图。 根据简化后的逻辑表达式

13、画出逻辑电路图。如果对 采用的门电路类型有要求，可适当变换表达式形式如与 非、或非、与或非表达式等，然后用对应的门电路构成 逻辑图。 这就是所谓的组合电路设计的四步法。当然它不是 组合电路设计中的惟一方法，对某些组合电路来说它也 不一定是最好的设计方法，但它是一种采用最普遍，较 有规律性的方法，是初学者必须掌握的方法。,10.2.2 组合逻辑电路设计实例 1. 设计优先编码器 要求设计一个优先编码器，将Y0Y9十个信号编成 二进制代码。其中Y9的优先级别最高，Y8次之，依次类 推，Y0优先级别最低。当有多个信号同时出现在输入端 时，要求只对优先级别最高的信号进行编码，且输入、 输出都是低电平有

14、效。 （1）分析要求。Y0Y9共十个信号，根据公式 2nN=10，取n=4，即取4位二进制码进行编码。,根据设计要求，Y0Y9中优先级别高的排斥优先级 别低的。当输入端有多个信号同时存在时，优先级别低 的信号无论电平高低，对输出均无影响。 （2）列真值表。用1表示高电平，用0表示低电平。 由于规定低电平有效，且优先级别高的排斥优先级别低 的，被排斥的量用“”号表示。输出4位二进制码用 CBA表示， 它们共有16种组合。用来对Y0Y9进行编码 的方案很多， 我们采用其中一种方案。优先编码器的真 值表如表10.5所示。 ,表 10.5 优先编码器真值表,（3） 化简。 因变量太多， 用卡诺图化简不

15、方便， 可用公式法进行化简。为便于用与或非门实现该电路， 合并使函数值为0的最小项。先求出反函数的最简与或式， 然后再取反求出函数的最简与或非式。根据真值表写表 达式时，因为被排斥的变量对函数值没有影响，所以可 以从相应的最小项中去掉，于是可得,图 10.6优先编码器,（4） 画逻辑图。 由上列表达式画出的逻辑图如图10.6 所示。,图10.6所示电路，即所设计的优先编码器。该编码 器是否满足设计要求，可用逻辑分析的方法，进行验证。 从图中不难看出，如果Y0Y9同时输入低电平0时，则输 出DCBA=0110，即对Y9进行编码; 如果Y0Y9均为高电平 时，则输出DCBA全为高电平，此时隐含着对

16、Y0的编码。 2. 设计加法器 设计一个4位二进制数的加法器。 ,（1）分析要求。要设计一个 4 位二进制数加法器， 我们首先要弄清楚一位二进制数如何相加。一位二进制 数相加不仅要考虑本位的加数与被加数，还要考虑低位 的进位信号, 而输出为本位和及向高位的进位信号，这就 是通常所说的全加器。 由于一位全加器是构成多位加法 器的基础，故先设计一位的全加器。 （2）列真值表。假设一位全加器的加数、被加数和 低位的进位信号分别为A、B和CI，本位相加结果及向高 位的进位信号分别为S和CO，可得真值表如表10.6所示,表 10.6 全加器真值表,（3）化简。根据表 10.6 所示真值表，可列出下列 函

17、数：,图 10.7 全加器,（4） 画逻辑图。由表达式画出逻辑图10.7。图10.7 （a）为一位全加器的逻辑图，（b）为全加器逻辑符号。,以上的全加器只能实现一位二进制数的加法， 要实 现多位二进制数的加法，可用多个一位全加器级联而实 现，将低位片的进位输出信号接到高位片的进位输入端。 图10.8所示是一个4位二进制数的加法电路。这种电路仅 在低位片完成加法运算，确定了进位信号之后，高位片 才能进行加运算， 因此速度较慢。实际应用中，通常选 用4位超前进位加法器组件， 其运算速度很快。 ,图 10.8 4位二进制加法器,3. 设计比较器 设计一个 4 位二进制数码比较器，其功能是比较两 个

18、4 位二进制数A 和B的大小。比较A、B两个二进制数， 可有 3 种结果: A=B、AB、AB、 Abi、 aiB是无影响的，故相应处都 记上“”号。求输出函数表达式时，凡是打“”的地方， 其变量在对应最小项中可以去掉。 ,L=l3+g3l2+g3g2l1+g3g2g1l0 M=m3+g3m2+g3g2m1+g3g2g1m0 G=g3g2g1g0 根据表达式可以画出 4 位数码比较器的逻辑电路图， 如图10.10所示。图中的l3l2l1l0、m3m2m1m0和g3g2g1g0可由 一位数码比较器产生。 串联输入端l、 m、 g是为了扩展 字长而设置的。只有当被比较的各位数目都相等时，从 低位来

19、的比较输入信号才能直接传到输出端。在级联应 用中， 灵活地选择串联输入端的连接方式，可以构成更 多位的比较器。 ,图 10.10 四位数码比较,10.3 常用组合集成电路IC简介,表10.11列出部分常用组合集成电路产品。 由于集成 编码器和译码器已在第4章中给出， 故不再列入该表中。 表 10.11 常见组合集成电路,续表（20）,本章小结, 组合逻辑电路的特点是： 任何时刻输出信号仅仅取 决于当时的输入信号的取值组合， 而与电路原来所处的 状态无关。符合这个特点的电路是非常多的，在本章不 可能一一列举。重要的是必须掌握组合逻辑电路的分析 方法和设计方法。 组合逻辑电路的两种分析方法已在本章第一节中详 细列出，并通过对奇偶校验器、译码器、多路选择器等 组合电路的分析，具体地应用了组合电路的分析方法。 本章第二节重点介绍了组合电路设计的四步法，这 是一种应用最普遍的方法。该节通过对优先编码器、加 法器、比较器等组合逻辑电路的设计，详细地讨论了四 步法的应用。 ,习题10,10.1 组合逻辑电路的特点是什么？ 10.2 组合电路分析的基本任务是什么？ 简述组合 电路的分析方法。 10.3 组合电路逻辑设计的基本任务是什么？ 简述 组合电路设计四步法的设计步骤。 10.4 分析图10.11所示组合逻辑电路