第6章_原理图输入方法.ppt

1、第6章电路图输入设计方法，6.1位全加法器设计指南，6.1.1基本设计步骤，步骤1 :为这个工程设计制作文件夹，注意：文件夹名称不要用中文，不能加空格。 为了设计全加法器，创建了新文件夹作为工作库，文件夹名称为My_prjct。 不能使用中文！ 步骤2 :输入设计项目和库存，图6-1进入MAX plusII，创建新的设计文件，使用电路图输入方法设计，打开电路图编辑器，重新创建设计文件，图6-2的组件输入对话框， 首先在这里用鼠标右键创建此窗口，选择“Enter Symbol”来输入组件，然后用鼠标双击此基本硬件库。 这是基本硬件库中的各种逻辑元素，也可以在此输入元素名称。 例如，2输入和AND

2、2，输出管脚： OUTPUT，图6-3将所有必要的要素取入电路图编辑窗，连接的电路图，输出管脚： OUTPUT，输入管脚： INPUT，将他们连接到半添加器上，图6-4连接电路图并保存首先步骤3 :将设计项目设定为项目文件(PROJECT )，将图6-5当前的设计文件设定为项目文件，首先单击此处，将其选择，将当前的电路图设计文件设定为项目，最后注意此路径所指向的变更请注意，此路径指向当前项目，步骤4 :选择并编译目标设备，图6-6最后选择实现此设计的目标设备，首先选择此处，选择设备系列选择窗口，ACEX1K系列，然后选择、 根据实验板上的目标设备的型号选择，例如选择EP1K30，注意，首先清除

3、这里的复选框，以便能显示所有速度级别的设备，在图6-7中对工程文件进行编译、集成、适应等操作清除Quartus匹配操作，清除这里的检查，完成编译，步骤5 :时间序列模拟，(1)创建波形文件。 的双曲馀弦值。 首先，创建一个新文件进行模拟，然后选择波形编辑器文件。 (2)输入信号节点。 另外，从图6-8SNF文件中输入设计文件的信号节点，从SNF文件中输入设计文件的信号节点，点击“LIST”，SNF文件的信号节点，列表并选择在图6-9中观察到的信号节点，使用该按钮在左窗口中选择所需的信号用图6-10options菜单解除网格对准Snap to Grid的选择(解除选中)，解除这里的选中，容易设定

4、输入等级，(4)设定模拟时间。 设定图6-11模拟时间，选择END TIME来调整模拟时间区域。 最好选择60微秒，(5)将输入信号相加。 图4-12设定输入信号所需要的测试电平或数据，(6)波形文件存储器。 保存图4-13模拟波形文件，使用该键将模拟区域坐标变更为适当的位置。 然后单击“1”，拖动黑色级别为高级别，以运行(7)模拟器。 执行图6-14模拟器，选择模拟器，执行模拟器，(8)观察半加成模拟波形。图6-15半加法器h_adder.gdf的模拟波形，(9)为了准确地测量半加法器的输入和输出波形之间的延迟量，打开定时分析器，打开图4-16延迟定时分析窗，选择定时分析器，输入输出时间延迟

5、，(10 )。 然后选择菜单“文件”“打开”，在“打开”对话框中，选择电路图编辑文件选项“图形编辑器文件”，并选择h_adder.gdf重新打开半加性设计文件。 从图4-5的“文件”菜单中选择“创建默认符号”项，使当前文件成为包装的单个符号，并将其放置在工程路径中指定的目录中以供以后使用。步骤6 :引脚锁定，半加法器输入a，实验电路结构图6，半加法器的输入b，半加法器的进位输出co，半加法器的和输出so，可以选择发光管8，插入实验板上的目标装置、目标装置的引脚名称和引脚与键8管脚名对应的管脚号，管脚对应状况实验板位置半加元信号通用目标设备管脚名目标设备管脚号1，键8 :对等13272，键7 b

6、 PIO12 26 3，发光管8 co PIO23 39 4，发光管7 so 步骤6 :管脚锁定管脚锁定选项，管脚窗口，在此输入信号名称，在此输入管脚名称，按“ADD”后，请注意，管脚属性错误的管脚名称没有正确的属性，重新编译，插入管脚信息，编程按钮准备将设计的半加元文件下载到目标设备上，编程窗口，步骤7 :编程下载，(1)下载方式设定。图6-18设定程序下载方式，在程序窗口打开的情况下，选择下载方式设定，选择该下载方式，步骤7 :程序下载，(1)下载方式设定。 设定图4-18编程下载方式，(2)下载。 将配置文件下载到图6-19ef1k30，下载(配置)成功！键8、7为高电平，进位co为1和

7、so为0，电路模式为6，模式选择键，步骤8 :设计顶层的文件，(1)模仿前一个步骤2，打开新的电路图编辑窗口，图6 (3)将当前文件设置为Project，并选择目标设备为epf10lc84-4。 (4)编译该最上层文件f_adder.gdf，创建波形模拟文件。 此外，图6-21在顶层编辑窗口设计全加法器，对应于(f_adder.gdf的波形模拟文件，参考图中的输入信号cin、bin和ain输入信号电平的设定，启动模拟器Simulator，观察输出波形的情况。 (6)锁定管脚，编译编程下载，硬件实测该全加法器的逻辑功能。 图6-22 1位全加法器的时间序列模拟波形，4.1.2设计流程的总结图6-

8、23 MAX plusII一般设计流程，6.1.3补充说明，1 .编译窗口各功能项目块的意思，Compiler Netlist Extractor 查看Logic Synthesizer Partitioner、Timing SNF Extractor、Fitter、Assembler、2 .匹配报告、6.2位十进制数字频率计设计、6.2.1时钟可用的两位十进制计数器(另外，图6-24设计了使用74390的时钟可用的二位十进制计数器，(2)计数器电路实现，图6-25调用元件74390，图6-26理解Help到74390的详细功能，74LS290的二-五-十进制计数器Q0Q1Q2Q3直接设置00

9、00，S91=S92=1时，Q0Q1Q2Q3直接设置为1001，进行(3)波形模拟，图6-27二位十进制计数器动作波形，图6.2.2频率计主构成电路设计，图6-28二位十进制频率计顶级设计电路图图6-29二位十进制频率计频率模拟波形，图6.2.3频率计定时控制电路设计，图6-30频率计定时控制电路，图6-31频率计定时控制电路动作波形6.2.4频率计顶级电路设计， 图6-32频率计顶层电路图(文件： ft_top.gdf )，图6-33频率计工作时间序列波形，6.2.5设计项目的其他信息和资源配置，(1)设计项目的结构层次，图6-34频率计ft_top项目的设计层次，(2)器件资源分配状况适合

10、图6-35 图6-36芯片资源编辑窗口，(3)设计项目的速度/延迟特性窗口，图6-37寄存器时钟特性窗口，图6-38信号延迟矩阵表，(4)资源编辑，(5)管脚锁定，图6-39设备视图窗口，LCs手动分配图4-40适配器设置手动分配图4-41lcs，4.3参数可以设置LPM兆功能块，基于6.3.1lpm_counter的数控分频器设计，图6-42数控分频器电路图，d3.0=12 (即十六进制： 图6-43数控分频器的动作波形，图6.3.2lpm_rom的4位乘法器设计，图6-44lpm_rom设计的4位乘法器电路图，(1)用文本编辑器编辑MIF文件，图6-46 LPM_ROM结构的乘法器模拟波形

11、， 图6-45 LPM_ROM参数设定窗口(2)在初始化存储器编辑窗口编辑mif文件，图6-47在Initialize Memory窗口编辑乘法表的地址/数据，6.4波形输入设计方法，图4-48等待设计图6-49打开wdf波形文件编辑器，图6-50输入设计等待电路的信号名，图6-51输入信号名及其端口属性图6-52输出时间序列信号设定、实验、实验4-1电路图输入设计8位全加法器，1 )实验目的：用MAX plus的电路图输入方法简单掌握分层设计的方法，在8位全加法器的设计中掌握利用EDA软件的电子电路设计的详细流程。 学习了编程和下载实验板上的FPGA/CPLD，用硬件验证自己的设计项目。 (

12、2)原理说明： 1个8位全加法器可以由8个1位全加法器构成，加法器间的进位可以用串联方式实现，即，与下位加法器的进位输出cout所在的上位加法器的最低进位输入信号cin相接。 1位全加法器可以用本章第一节中描述的方法来完成。 实验4-1电路图输入设计8位全加法器，(3)实验内容1 :按照本章第一节介绍的方法和流程，完成半加法器和全加法器的设计，包括电路图输入、编译、综合、匹配、仿真、实验板硬件测试，该全加法器电路实验电路选择图1-7，键1、2、3(PIO0/1/2)分别建议连接ain、bin、cin的发光管D2、D1(PIO9/8)分别连接sum和cout。 (4)实验内容2，建立更高的电路图

13、设计水平，利用以上得到的1位全加法器组成8位全加法器，完成编译、集成、自适应、仿真和硬件测试。 实验电路选择图1-3，键2，键1建议输入8位的加数键4，键3输入8位相加数字6/5显示加算D8表示进位cout。 实验4-1电路图输入设计8位全加法器，(5)思考问题：为了提高加法器的速度，如何改进上述设计的进位方式(6)实验报告：给出详细叙述8位加法器的设计流程的各阶层电路图和与其对应的模拟波形图的加法器的延迟实验4-2以电路图输入方式设计了8位十进制频率计；(1)实验目的：以电路图输入方式熟悉74系列等宏观功能要素的使用方法，掌握更复杂的电路图分层设计技术和数字系统设计方法。完成了8位十进制频率

14、机的设计，学习了利用实验系统上的FPGA/CPLD验证复杂设计项目的方法。 (2)原理说明：使用第2节介绍的2位计数器模块，连接这些计数器进位，就可以完成4个计数器模块中具有8位时钟使能的计数器的频率测定器的控制信号，在模拟中要注意毛刺现象最后，可以根据第2部分的设计流程和方法完成所有设计。 实验4-1电路图输入设计8位全加法器，(3)实验内容1 :首先按照本章第二节介绍的方法和流程，完成2位频率计的设计，包括电路图输入、编译、综合、仿真、硬件测试等进行硬件测试，实验电路时钟CLK与clock2连接，当选择clock2=8Hz时，栅极信号CNT_EN的脉冲宽度正好为1秒。 (4)实验内容2 :

15、建立新的电路图设计水平，在完成实验内容1的基础上将其扩展为8位频率计，对该频率计测量信号的最高频率进行模拟，并与实测结果进行比较。 实验4-1电路图输入设计8位全加法器，(5)思考问题：为了产生频率测量控制信号，其他更简单的电路能得到图4-31的波形吗？ 暗示CNT_EN的反向信号可以被视为LOCK信号。 (6)实验附加问题1 :完成练习问题4-10和练习问题4-14的设计和硬件实验验证。 (7)实验附加问题2 :分析图4-53的工作原理、各元件模块的功能及各端口信号的功能。 用电路图输入方式完成了该图所示电路的设计、时序模拟和硬件实验验证，说明了图4-53的电路功能，给出了该模拟波形和硬件测试方法。 (8)实验报告：详细给出各级电路图、工作原理、电路仿真波形图和波形分析，详细描述硬件实验过程和实验结果。 选择电路模式1，输入被加数上位4位： A7-A4 6=0110，输入被加数下位4位： A3-A0 4=0100，输入加数上位4位： B7-B4 8=1000，输入加数下位4位： B3-B0 4=0100，上位输出E:1110 下位输出8:1000 A5 5A 1(最低进位)=100 (十六进制)，溢出进位，输入最低进位，使用实验4-3 LPM模块，图4-53实验4-2电路图，(1)实验目的：掌握LPM模块的参数设定方法和设计和应用方法。 (2)原理说明：数控分频器和