CMOS数字电路基本单元PPT课件

1、.1，CMOS数字电路基本设备，2，CMOS数字电路基本单元，CMOS逆变电路CMOS门电路CMOS传输层CMOS布局设计CMOS逆变布局设计流程其他，3，基本回路结构：CMOS，4、CMOS逆变器、PMOS管、负载管、NMOS管、驱动管、开路电压|VTP|=VTN、小于VDD。1 .CMOS逆变器的工作原理，5，VIL=0V，结束，指南，voh-vdd，uI=VIL=0V时结束VTN，VTP传导，uo=voh-vdd，6，uih=vdd，关闭，UOL，7，逆变器逻辑功能和操作特性VTP和VTN通过VTP和VTN的静态电流很少，因此(nas level) CMOS逆变器的静态功耗很低。这是CM

2、OS电路最显着的优点之一。8，CMOS逆变器电压传输特性和电流传输特性；AB段：截止区域iD 0，BC段：切换区域阈值电压uth-vdd/2切换区域中点：最大电流，CMOS逆变器应避免对BC段进行长期操作。CD部分：传导区域，9，CMOS电路的优点，(1)微功率。CMOS电路静态电流大约小于nas level。(2)抗干扰能力强。输入噪声容限可达到VDD/2。(3)电源的电压范围很大。大多数CMOS电路在3至18v的电源电压范围内工作。(4)输入阻抗高。(5)装载能力强。CMOS电路可以包含50多个同类门。(6)逻辑振幅大。(低阶0V，高阶VDD)，10，负载管系列(系列开关)，驱动管并行(并

3、行开关)，CMOS或非图，a，b具有高水平，则驱动管导轨，负载管阻塞，输出为低水平。1，0、切除、导向、2。CMOS闸电路，11 .此电路的输入均为低水平时，两个驱动管均关闭，两个负载管均传导，输出为高水平。0，0、切除、导向、1、12，CMOS和空位，CMOS模拟开关：实现单通路双掷开关的CMOS和空位，负载管并行(并行开关)，驱动管串行(串行开关)，13，CMOS传输门，(a)电路(b)逻辑符号，14，CMOS传送门工作原理，15，CMOS模拟开关(传送门的应用)， CMOS模拟开关：实现单通路双掷开关的功能。C=0时TG1传导，TG2闭合，uO=uI1；C=1时，TG1闭合，TG2传导，

4、uO=uI2。16，(a)电路(b)逻辑符号，CMOS 3状态门(传送门的应用)，17，1)，合理布置(1)引线末端部署是否易于使用，或者是否符合壳体引线对齐要求。(2) p陷阱与p管泄漏源p区域的距离更远，因此，具有特殊要求的单元(例如，创建pnp，抑制Latch-up等)是否合理。(3)为了节省芯片面积，布局是否紧凑，一般将每个单元设计为尽量正方形。(4)考虑到热场对装置工作的影响，应注意电路温度分布是否合理。CMOS IC布局设计技术，18，2)，适当的单元配置(1)芯片面积减少10%，核心产量/硅片提高1520%。(2)多并行形式(例如，非门)，少串行形式(例如，和非门)。(3)“长跨

5、度摄影机”使用梳子或马蹄形，“小跨度摄影机”使用棒形尽可能规则地排列图形。19，配线面积通常是电路元件总面积的几倍，在多层配线中尤为明显。扩散带/多晶硅互连大部分是垂直方向，金属连接是水平方向，电源接地线使用与其他金属线平行的金属线。长连接可选金属。多晶硅经过Al线下方时，为了减少寄生电容，尽可能短的长度。VDD、VSS接线、连接必须是适当的宽度。可能引起串扰(主要是传递其他信号的连接)的接线必须相距很远，并且不能并排对齐。3)，接线合理，20，(1)为了抑制Latch up，必须合理放置电源接触孔和VDD引线，以减少横向电流密度和侧阻RS，RW。使用基板的环形VDD布线。VDD、VSS接触孔

6、增加、接触区域扩大、连接加固。对于每个VDD孔，在相邻陷阱中分配相应的VSS接触孔，以增加并行电流路径。VDD、VSS接触孔的长边相互平行。VDD孔尽可能接近井。连接到VSS的孔尽可能排列在井的所有边(p陷阱)上。4)，CMOS电路布局设计对配线和接触孔的特殊要求，21，(2)为了低电阻率，建议不要将多晶硅大部分掺杂到p区域中。如果多晶硅位于p区域，则p掺杂时已经存在，并且掺杂导致杂质修正，从而形成多晶硅。(3)金属对光的反射力强，在光刻中难以准确区分金属边缘，因此金属间距要留得更大(3或4)。间隙，22，(1)全局电源线、接地和时钟线应适当地保存在第二级金属线中。(2)电源支线和信号线为一层

7、金属线(两层金属之间通过通孔连接)。(3)尽量使两层金属相互垂直，减少重叠部分的面积。5)，双金属布线优化方案，23，CMOS逆变电源布局流程，24、N well、P well、CMOS反相器布局流程(1)、1。井生成n陷阱和p陷阱闭合图形，窗口注入形成p管和n管的基板.25，n diffusion，CMOS反相器布局过程(2)，具有用作晶体管的源区域的区域(g，d，s，b区域)，闭合图形是长时间未氧化的氮化硅掩蔽层，26、26、P diffusion、CMOS反相器布局进程(2)、2。具有用作晶体管的源区域的区域(g、d、s、b区域)，闭合图形是长时间未氧化的氮化硅掩蔽层，27、Poly g

8、ate、CMOS反相器布局流程(3)、3。多晶硅硅栅和多晶硅连接、闭合图形、保持多晶硅、28、N implant、CMOS反相器布局进程(4)、4。源区域注入P，n区域(select)。29、P implant、CMOS反相器布局进程(4)、4。源区域注入P，n区域(select)。30、contact、CMOS反相器布局流程(5)、5。接触孔多晶硅，注射区和金属线1接触端子。31、metalun 1、CMOS反相器布局进程(6)、6。金属线1在用金属连接闭合的图形中保持铝，32、via、CMOS反相器布局过程(7)、7。通孔 2层金属连接之间连接的端子，33、metalun 2、CMOS反相

9、器布局过程(8)、8。金属线23354用金属连接，闭合图形用铝，34、vdd、gnd、vdd、gnd:inverter:schematic :layout :input、output、35，1)。井是n陷阱和P陷阱闭合图形，将窗注入形成P管和n管的衬底2)。以晶体管具有源区域的区域(g、d、s、b区域)是闭合图形中的氮化硅掩蔽层，不是长场氧化层3。硅是硅栅和多晶硅连接。保持闭合图形中的多晶硅4)。源区域注入P，n区域(select)。源泄漏和陷阱或基板连接区域注入5)。接触孔多晶硅，注入区和金属线1接触端子。6)。金属线1用金属连接，闭合图形保留铝7)。通孔由双层金属连接的端子8)。金属线23

10、354用金属连接，闭合图形保持铝，硅栅CMOS布局和工艺的关系关闭。 36，1)。源和场域是互补的，晶体管是源地，有很多金属和多晶连接。2)。源区域与P，N注入区域之间存在关系：如果存在源区域，则没有场氧化层，此区域中可以有N型和P型各种晶体管，此区域是一次性形成的。3) NMOS晶体管的未来位置和PMOS晶体管的位置由p-injection和n-injection的照片光刻技术确定。4)具有源区域的图表(不包括与多晶硅的重叠)和p注入区域的交点处形成p源区域，p注入区域大于相交源区域。需要解释的问题，37，5)。具有源区域的图形(不包括与多晶硅的重叠)和n注入区域的交点处形成了n源区域，n注入区域大于相交的源区域。6)。双层半配线金属、多晶硅可以连接，注入的源区域也可以作为导体进行短连接(箱电阻大)。在三层布线之间，多晶硅和注入源区域不能