第08章组合逻辑电路

1、2020/6/23,School of Physics, Peking University,第八章 No.1,第八章：组合逻辑电路,本章内容： 8.1 组合逻辑电路的分析和设计 8.2 编码器及译码器 8.3 数据分配器、数据选择器 8.4 数值比较器 8.5 加法器,2020/6/23,School of Physics, Peking University,第八章 No.2,8.1 组合逻辑电路的分析和设计,一、组合逻辑电路的一般框图,组合逻辑电路：电路任意时刻的输出状态只取决于该时刻的输入状态，而与电路原来的状态无关。即组合逻辑电路不包含存储单元。,向量形式：,2020/6/23,Sc

2、hool of Physics, Peking University,第八章 No.3,根据给定的逻辑电路图，写出各输出逻辑变量的逻辑函数表达式；,二、组合逻辑电路的分析方法,组合逻辑电路分析,电路的逻辑功能,一般步骤：,列出真值表。,化简或变换，使逻辑关系简单明了；,2020/6/23,School of Physics, Peking University,第八章 No.4,例：分析图示电路的逻辑功能，并指出该电路的用途,2020/6/23,School of Physics, Peking University,第八章 No.5,1、列出逻辑函数表达式，化简,2、列出真值表,3、分析逻辑

3、功能,当ABCD的值小于6时，Y0为1； 当ABCD的值在6到10之间时，Y1为1；当ABCD的值大于10时，Y2为1。,用途：判断输入二进制数值范围的鉴别器。,2020/6/23,School of Physics, Peking University,第八章 No.6,三、组合逻辑电路的设计方法,组合逻辑电路设计,根据实际的逻辑问题，找出实现该逻辑功能的最简单逻辑电路。,一般步骤：,画出逻辑电路图。,化简逻辑表达式；,写出逻辑函数表达式；,列出真值表；,进行逻辑抽象，根据要实现的逻辑功能，确定输入逻辑变量和输出逻辑变量，并定义逻辑状态；,2020/6/23,School of Physic

4、s, Peking University,第八章 No.7,例：交通信号灯在正常工作时，要求红、黄、绿三盏灯在任何时刻都有且仅有一盏灯亮，其余状态都属于故障，应发出故障指令，以通知维护人员及时修复。设计检测交通信号灯工作状态的逻辑电路。,1、输入逻辑变量：A（红）、B（黄）、C（绿） 设灯亮状态为逻辑1、灯不亮状态为逻辑0,2、画出真值表，如右图所示,3、写出逻辑函数表达式,输出逻辑变量：Y（故障状态） 设故障状态为逻辑1、正常状态为逻辑0,2020/6/23,School of Physics, Peking University,第八章 No.8,BC,A,0,1,00,01,11,10,

5、4、化简,5、画电路图,2020/6/23,School of Physics, Peking University,第八章 No.9,四、组合逻辑电路中的竞争-冒险现象*,竞争-冒险：由于门电路存在延时，导致信号到达门电路输入端的时刻有先后，从而使输出端出现短暂逻辑错误（尖脉冲）的现象。,2020/6/23,School of Physics, Peking University,第八章 No.10,消除竞争-冒险的方法：1、加滤波电容；2、引入选通脉冲 3、修改逻辑设计（增加冗余项）,2020/6/23,School of Physics, Peking University,第八章 No

6、.11,2020/6/23,School of Physics, Peking University,第八章 No.12,8.2 编码器及译码器,一、编码器,编码：将二进制数按一定的规律编排，使各组代码都具有确切 含义的过程。 编码器：能完成编码过程的电路。,2020/6/23,School of Physics, Peking University,第八章 No.13,1、4-2线编码器,输入信号4个，输出信号2个,化简：（将其余12种输入组合看作无关项）,2020/6/23,School of Physics, Peking University,第八章 No.14,则：,A0A1,00,

7、01,00,01,11,10,11,10,A2A3,A0A1,00,01,00,01,11,10,11,10,A2A3,Y0的卡诺图,Y1的卡诺图,2020/6/23,School of Physics, Peking University,第八章 No.15,2、8421BCD码编码器,2020/6/23,School of Physics, Peking University,第八章 No.16,真值表,S反应电路工作信息,2020/6/23,School of Physics, Peking University,第八章 No.17,3、10线-4线优先编码器74HC147*,中规模集成

8、电路,优先级：当两个以上输入同时有效时，只处理优先级高（数值大）的输入。,当所有数据输入线都是高电平时，输出编码表示十进制0。,10-to-4 Line Priority Encoder,2020/6/23,School of Physics, Peking University,第八章 No.18,二、译码器,译码：将有特定含义的二进制还原成相应的数字、文字、符号 或控制信号的过程。是编码的逆过程。 译码器：能完成译码过程的电路。,2020/6/23,School of Physics, Peking University,第八章 No.19,1、二线-四线译码器,E：为始能端，E0时，所有

9、输出都为0； E1时，译码器开始工作。,二-四译码器,2020/6/23,School of Physics, Peking University,第八章 No.20,2、二-十进制译码器74HC42*,输入高电平有效，输出低电平有效。 74HC42可以识别禁止出现的伪码，不会产生错误输出,BCD-to-Decimal Decoder,2020/6/23,School of Physics, Peking University,第八章 No.21,3、七段显示译码器,将8421BCD码转换为7线输出，以驱动七段数码管显示出对应的十进制数值。,输入信号的其它6种组合（对应十进制1015）是无效的

10、，可看作约束项。,2020/6/23,School of Physics, Peking University,第八章 No.22,1,1,0,1,0,1,1,0,1,1,约束项,对 化简：,与或式,与非与非式,2020/6/23,School of Physics, Peking University,第八章 No.23,BCD to 7 Segment Decoder/Driver,集成七段显示译码器7446*,注：7446、7447配合共阳极数码管使用；7448、7449配合共阴极数码管使用,：灯测试输入，测试发光管是否正常工作；,：灭零输入，去除前后不必显示的“0”；,：灭灯输入/灭零

11、输出，作为输入时，将数码管熄灭。,7446的显示图形和逻辑符号,2020/6/23,School of Physics, Peking University,第八章 No.24,7446的逻辑图,2020/6/23,School of Physics, Peking University,第八章 No.25,2020/6/23,School of Physics, Peking University,第八章 No.26,有灭零控制的8位数码显示系统,2020/6/23,School of Physics, Peking University,第八章 No.27,8.3 数据分配器、数据选择器,

12、一、数据分配器,数据分配器：在控制信号（地址码）的作用下，将一路数据分配给多 个数据通道。,真值表,2020/6/23,School of Physics, Peking University,第八章 No.28,2020/6/23,School of Physics, Peking University,第八章 No.29,、 作为数据端时，输出原码，即： G1作为数据端时，输出反码，即：,3-to-8 line decoder/demultiplexer,一位-八路数据分配器74HC138*,A、B、C为地址码，将三个使能端中的一个作为数据输入端，即可实现1位8路分配器功能。,2020/6

13、/23,School of Physics, Peking University,第八章 No.30,二、数据选择器,数据选择器：在控制信号（地址码）的作用下，在多路输入数据中选 择一路送到唯一的输出通道去。又称多路开关（Multiplexer）。,Data Selector,2020/6/23,School of Physics, Peking University,第八章 No.31,E=1时，数据选择器工作；E0时，数据选择器被锁在低电平。,2020/6/23,School of Physics, Peking University,第八章 No.32,8选1数据选择器74HC151*,

14、8-Channel Digital Multiplexer,逻辑图,2020/6/23,School of Physics, Peking University,第八章 No.33,管脚图和真值表,2020/6/23,School of Physics, Peking University,第八章 No.34,三、数据选择器的应用,1、用两个8选1数据选择器构成一个16选1数据选择器,A30，FC1工作，Y1选通D0D7；A31，FC2工作，Y2选通D8D15。,2020/6/23,School of Physics, Peking University,第八章 No.35,2、用8选1数据选

15、择器产生逻辑函数,在数据选择器中，若将数据端D0、D1、D2、D4接低电平“0”；将数据端D3、D5、D6、D7接高电平“1”，则当使能端有效（低电平）时，输出为,令A2A、A1B、A0C，此时输出Y即为所需的逻辑函数L。,2020/6/23,School of Physics, Peking University,第八章 No.36,8.4 数值比较器*,一、1位数值比较器,1位二进制数的数值比较,2020/6/23,School of Physics, Peking University,第八章 No.37,二、集成4位数值比较器74HC85,4-Bit Magnitude Compara

16、tor,74HC85的管脚图 其中管脚2、3、4是比较结果的输入端，用于将多片74HC85级联起来完成更高位数的数值比较。,2020/6/23,School of Physics, Peking University,第八章 No.38,74HC85的真值表,2020/6/23,School of Physics, Peking University,第八章 No.39,74HC85的逻辑图,2020/6/23,School of Physics, Peking University,第八章 No.40,用两片74HC85构成8位数值比较器,2020/6/23,School of Physic

17、s, Peking University,第八章 No.41,8.5 加法器,一、1位半加器（HA：Half Adder）,半加器：不考虑来自低位的进位，将两个1位二进制数相加的电路。,半加器真值表,2020/6/23,School of Physics, Peking University,第八章 No.42,2020/6/23,School of Physics, Peking University,第八章 No.43,二、1位全加器（FA：Full Adder）,全加器：考虑来自低位的进位，将两个1位二进制数和来自低位的进位3个数相加的电路。,全加器真值表,2020/6/23,Schoo

18、l of Physics, Peking University,第八章 No.44,2020/6/23,School of Physics, Peking University,第八章 No.45,三、多位加法器,1、串行进位加法器,将多个1位全加器级联起来，可以构成多位加法器。,缺点：速度慢。,2020/6/23,School of Physics, Peking University,第八章 No.46,2、超前进位加法器,定义AiBi为进位生成函数Gi；Ai+Bi为进位传递函数Pi，则：,将上式展开，有：,可见，每位加法器的低位进位值是确定的，可以提前求出超前进位。,2020/6/23,School of