数电考点总结

1、第一章 绪论 一、数字电路 1、基本概念 电信号：指随时间变化的电压和电流。 模拟信号：在时间和幅值上都为连续的信号。 数字信号：在时间和幅值上都为离散的信号。 模拟电路：处理和传输模拟信号的电路。 数字电路：处理和传输数字信号的电路。 2、模拟电路 模拟信号：时间上连续（任意时刻都有一个相对值）、数值上连续（一定范围 内的任意值），如电压、电流、温度等。真实的世界都是模拟的。 模拟电路：处理和传输模拟信号的电路。三极管工作在线性放大区。 缺点：难度量、难保存、容易受到噪声的干扰。 优点：用精确的值表示事物。 3、数字电路 数字信号：时间上离散（只在某些时刻有定义）、数值上离散（变量只能说有

2、限集合的一个值，常用二进制 0 和 1 表示），n 位二进制表示 2n种状态，取 2nN。 数字电路：处理和传输数字信号的电路。可以对数字信号进行算术运算（加减 乘除）和逻辑运算（与或非）。三极管工作在开关状态，即饱和区或截止区。 单元电路：由门电路和触发器构成，可以构成逻辑部件。 逻辑设计： 根据确定的功能要求， 将单元电路和逻辑部件组成系统， 设计电路。 4、数字电路的特点 数字电路的工作信号为 0 和 1，反映在电路上就是高电平和低电平。 晶体管处于开关工作状态，抗干扰能力强，精度高。 通用性强。结构简单、容易制造、便于集成和系列化生产。 具有“逻辑思维能力”，能进行算术运算、逻辑运算和

3、逻辑判断。 5、数字电路的分类 按功能分类 （输出是否与电路原来状态有关） ： 组合逻辑电路、 时序逻辑电路。 按结构分类：TTL 双极型（BJT）、CMOS 单极型（FET） 按集成电路规模分类：小规模集成电路 SSI，MSI，LSI，VLSI，ULSI，GSI 6、集成电路的发展 CPU、单片机的发展-ASIC（为专门目的设计）的发展-复杂可编程逻辑器件 CPLD 和现场可编程门阵列 FPGA 的发展 第二章 数制与编码 一、进位计数制（高位进位、本位归 0） 1、用来表示数码的集合成为基（0 至 R-1），基数/模为 R，基的整数次幂称为权 2、R 进制数的表示：数码 0 1 2 3 4

4、 5 6 7 8 R-1，逢 R 进 1，借 1 当 R 3、二进制数的特点：易实现、节省设备。1000 个信息量，10 进制需要 30 个，2 进制需要 20 个。 二、数制转换 1、任意数制之间都可以进行转换 2、多项式替代法（a-10），基数乘除法（10-a），混合法（a-10-b）、直接转换法 3、直接转换法：二、八、十六进制之间，从小数点开始分别向左向右 3 位一组 4、基数乘除法：整数的转换（除基取余，商零为止），小数的转换（乘积取整） 5、无限位小数的精度：等精度转换（ ij ）、按题目要求（ i R 1 1000 1 ） 三、带符号数的代码表示 1、符号数：真值（在数值面前分别

5、加“+、-”）机器数（将符号数值化，0 正 1 负） 2、原码：正数为 0+数值位，负数为 1+数值位。范围) 12() 12(- 11 nn 3、反码：正数为 0+数值位，负数为 1+数值位取反。范围) 12() 12(- 11 nn 4、反码的反码为原码，两数和的反码等于两数反码之和，符号位参与运算 5、补码：正数为 0+数值位，负数为 1+取反加 1。范围) 12()2(- 11 nn 6、补码的补码为原码，两数和的补码等于补码和，符号位参与运算，进位丢弃 7、原码和反码的范围-127 至-0,0 至 127，补码的范围-128 至 0 至 127（没有-0） 8、若 a、b 模 N 同

6、余，则在该模数系统中，a、b 的值相等即为余数 9、在模 N 的系统中，数 L 与 N-L 是一对互补的数， 四、常用的一般编码 1、BCD 码： 用四位二进制数表示一位十进制数码 （0-9） ， 包括： 8421BCD 码、 5421BCD 码、2421BCD 码、余 3 码 2、8421BCD 码调整原则：有进位或出现冗余码时，加+6 进行调整。 3、余 3 码调整原则：加法运算（有进位时和数加 3，无进位时和数减 3） 4、可靠性编码：减少错误（格雷码）、发现错误（奇偶校验码）、纠正错误（汉 明码）的编码，纠错是以增加硬件为代价的。 5、格雷码：任意相邻的代码只有一位二进制数不同，即汉明

7、距离为 1。 循环特性：N 一定时最大数的第 n 位为 1，其余各位为 0。 反射特性：第 n 位为反射位，以第 n 位的 0、1 交界处为轴上下对称。 镜像特性：一个 n 位的格雷码，可由 n-1 位格雷码加 0 并镜像产生 步进码：汉明距离为 1，左移 1 位的值取反进行循环 6、奇偶校验码：信息位+校验位（1 位）。1 的个数为奇数时为奇校验码。只能检 测出单个错误或奇数个错误，但不能纠错。 第三章 逻辑代数基础（逻辑指事物的因果性和规律性） 基本概念：逻辑、逻辑学、逻辑代数、逻辑状态、逻辑变量、逻辑函数、逻辑电路 一、基本逻辑运算 1、与运算（逻辑乘）：决定一件事情发生的多个条件同时具

8、备则发生，F=AB。 2、或运算（逻辑加）：决定一件事情发生的多个条件中至少一个具备，F=A+B。 3、非运算（逻辑非）：某件事情的发生取决于对另一事情的否定，F=-A。 二、逻辑代数的基本公式和规则 1、基本公式 基本运算公式：数值与数值的关系、变量与数值的关系、变量与变量的关系 与普通代数类似的公式：交换律、结合律、分配律 A+BC=(A+B)(A+C) 逻辑代数特有的公式：摩根定律、吸收律、包含律、尾部交换 两种常用的运算公式：异或（变量相异为 1 反为 0）、同或 真值表证明法：检查等式两边函数的真值表是否完全相同 2、逻辑代数的重要规则 反演规则：与变或，或变与，0 变 1，1 变

9、0，原变量变反变量，运算顺序不变 对偶规则：与变或，或变与，0 变 1，1 变 0，运算顺序不变，互为对偶式 代入规则：将逻辑等式中的某个变量替换为逻辑函数时，等式仍然成立 三、逻辑函数的化简 1、逻辑函数的表达形式：函数表达式、真值表、卡诺图 2、函数表达式：基本表达形式（与或式、或与式、与非与非式、或非或非式，与 或非式）最小项表达式（“积”项中包含全部 n 个变量，原变量取 1，反变量取 0） 3、最小项的性质：只有一组取值使 mi=1,；当 ij 时，mimj=0；全部最小项之和 等于 1；n 变量的最小项有 n 个相邻项 4、最小项表达式的求法：除非号-去括号-补因子；真值表法 5、

10、以最小项之和的形式表示的函数可以转换成最大项之积的形式 6、化解逻辑函数的意义：使电路简单，使用已有器件 7、化解逻辑函数的方法：公式法（与或式）、卡诺图化解法（相接、相对、相重） 8、多输出逻辑函数：所有表达式中不同“与项”的数目最少，总数最少 第四章 逻辑门电路 一、逻辑门电路 1、门电路：具有控制信号通过或不通过的能力的电路，具有开关的作用。 理想开关特性：闭合时处于短路状态 Z=0，断开时处于断路状态 Z=。 2、二极管：正偏时处于导通状态，UD=0.7V(硅管)/0.3V(锗管)，反偏时截止。 动态特性：导通到截止的时间较长，为 2 2 2 1 . 0 I R V I所需的时间 3、

11、三极管：截止状态：Vbe 反偏，Vbc 反偏；ib=ic=0；开关断开 be ii)1 ( 放大状态：Vbe 正偏，Vbc 反偏；ic=ib；线性放大 c cescc c R VV i 饱和状态：Vbe 正偏，Vbc 正偏；ibIbs；开关闭合VVces7 . 0 静态特性：临界饱和电流由外电路 RC决定，饱和系数 B=ib/Ibs 越大，饱和越深。 动态特性： 导通到截止的转换时间长， 包括存储电荷消散时间和电流下降的时间。 4、基本门电路：二极管与门、二极管或门、晶体管非门（反相器）、复合门。 5、正逻辑：低电位为 0，高电位为 1；正与逻辑等价于负或逻辑。 正负逻辑转换：从后往前的奇数级

12、上，输入输出都取反，且与变或，或变与。 二、TTL 集成门电路（把晶体管、电阻和导线等封装在一个芯片上） 1、按开关原件分类：双极型（DTL、TTL、射级耦合逻辑门 ECL、集成注入逻辑门 I2L）；单极型 MOS 型（NMOS、PMOS、CMOS 互补型）。 2、电路：输入级+倒相级+推挽输出级 参数：VOH输出高电平，VOL输出低电平，VOFF关门电压，VON开门电压，VT门坎 电平，高电平噪声容限 VNH，低电平噪声容限 VNL 电压传输特性： 截止区输出高电平-线性区匀速下降-快速下降-饱和区 （0.3V） 输入伏安特性：短路电流-漏电流-灌电流（前级输出低电平）-拉电流 输出特性：输

13、出为低，灌电流负载，线性慢速上升；输出为高，拉电流负载， 线性下降；扇出系数（门电路输出驱动同类门的个数，一般为 8） 输入负载特性：R 增大时，输入电压增大，输出变为低电平。悬空或接高电平。 输入高输出低， 输入电阻 R 的最小值为 2K； 输入低输出高， 输入电阻 R 的最大值为 0.8K。 3、输入多发射极的作用：参数一致性好，缩小体积，加速转换过程 推挽输出电路的作用：负载能力强，提高电路开关的速度 4、性能指标：工作速度：主要取决于存储时间，通过抗饱和电路和有源泄放改进 负载能力：扇出系数 N=8 抗干扰能力：低/高电平抗干扰能力 VNL/VNH=0.4V 空载功耗：截止功耗较小，导

14、通功耗较大 5、74/54 系列（军品/工品/民品）：H 高速；L 低功耗；S 抗饱和；A 先进工艺 6、集电极开路门（OC 门）：必须接负载电阻；具有线与功能、电平转移功能 三态门电路（高电平、低电平、高阻态）：用于总线连接电路、数据双向传输 三、MOS 集成门电路 1、MOS 管分类：PMOS（负电源工作），NMOS（正电源工作），CMOS 互补电路 2、导通条件：|VGS|VTP|=2V 3、CMOS 特点：静态功耗小（约 10W），允许的电源电压范围宽（318V），扇 出系数大（N50），抗噪容限大（Vth=1/2VDD），速度较低（tpd=40ns） 4、CMOS 反相器：栅极相连作

15、输入端，PMOS 衬底接高电位，CMOS 衬底接低电位 5、CMOS 与非门：负载管并联，驱动管串联；CMOS 或非门：负载串驱动并 6、CMOS 双向模拟开关：由 CMOS 反相器和 CMOS 传输门（2 个对称的 MOS 管， 栅极为控制端，源级为输入端，漏极为输出端）组成，MOS 管结构对称。 第五章 组合逻辑电路 组合电路的特点（功能上输出仅与该时刻的输入有关，结构上有门电路组成） 一、组合电路的分析方法：写表达式-化简变换-列真值表-功能描述 二、组合电路的设计方法 1、设计逻辑电路：列真值表-写表达式-化简变换-画逻辑图 2、三变量表决器、射击游戏、操作码形成器、血型“输送”“接受

16、” 三、常用集成组合逻辑电路 1、全加器、编码器、译码器、数据选择器、数值比较器、奇偶校验器 2、74LS283 全加器（输入：加数、被加数、低位来的进位；输出：本位和、进位） 3、74LS148 编码器：按输出（二进制/二十进制），按功能（一般/优先编码器） 符号框：基本单元框、公共控制框、公共输出框 关联标记： 与 G/或 V/非 N/互联 Z/控制 C/方式 M/地址 A/使能 EN/置位 S/复位 R 4、74LS138 译码器：按功能分类（变量译码器、码制变换译码器、显示译码器） 变量译码器：扩展应用、地址分配、构成数据分配器、实现逻辑函数 码制变换译码器：BCD 码十进制，余 3

17、码十进制，循环码十进制 分类：部分译码电路（伪码为无关项），完全译码电路（最小项输出） 显示译码器：按显示方式（字形重迭式、分段式、点阵式）按发光物质分（半 导体显示器 LED、荧光数码管、液体数字显示器 LCD、气体放电显示器） 7 段 LED：74LS48 共阴极（高电平点亮），74LS47 共阳极（低电平点亮） 5、数据选择器（输入：2n路数据和 n 位地址，输出 1 位数据） 扩展应用：2 片 8 选 116 选 1，实现数据的并串转换；实现组合逻辑函数： n 地址-n 变量（一一对应），n 地址-n+1 变量（代数法，降维法）。 6、数值比较器：一位数码比较、多位数码比较、集成比较器

18、、（串联比较、并联 比较、实现 B 码-BCD 码转换） 7、奇偶校验器：只能差错不能纠错；只能坚持奇数个错误的发生。 四、组合逻辑电路的竞争与冒险（产生的原因：路径+时延） 1、竞争：信号经不同路径到达某一点时，所用的时间不同，该时间差称为竞争。 2、冒险：由于竞争使得电路产生了暂时错误输出的现象（逻辑冒险、功能冒险）。 逻辑冒险（静态冒险、动态冒险），输出错误（0 型错误 A+A、1 型错误 AA） 3、判别法：代数法（某种条件法是否出现错误）和卡诺图法（相切时会产生现象） 4、消除冒险：增加冗余项、增加卡诺圈、增加惯性时延环节（RC 滤波器）、加选 通脉冲、计算机仿真、实验验证。 第六章

19、 集成触发器 触发器：具有记忆功能的基本逻辑单元，一个触发器能够存贮一位二值信号。（时序） 触发器的分类：按结构（基本/钟控/主从/边沿触发器）按功能（RS/JK/D/T/T触发器） 按触发方式（电平/脉冲/边沿触发） 一、基本 RS 触发器（RS 锁存器）（电平触发方式） 电路结构（两个触发输入、两个互补输出）；动作特点 11SDRD，电路维持原状态不变0, 1 DD SR电路保持1状态不变 1, 0SDRD电路保持 0 状态不变0, 0 DD SR约束条件，状态不定 二、同步 RS 触发器（电平触发方式） 1、受时钟控制的触发器（同一时刻动作）：时钟触发器、钟控/同步 RS 触发器 2、电

20、路结构：输入控制电路的输出作为基本 RS 触发器的输入 R=0，S=0 电路维持原状态不变R=0，S=1 电路保持 1 状态不变 R=1， S=0 电路保持 0 状态不变R=1， S=1 状态不定， 约束条件 R S=0 3、特性表： 将原状态作为一个变量列入真值表0 1 SRQRSQ nn ，约束条件 4、激励表：根据状态的变化（0-0,0-1,1-0,1-1），找出输入信号（激励信号）规律 5、状态转换图：独立状态（有标号的圈）；转移方向（现态次态）；转移条件 6、波形图：触发信号到来时，输出与原状态和信号输入有关 7、D 锁存器：另 S=D，R=D，此时 Qn+1=D，型号为 74LS7

21、5 8、基本 RS 触发器和同步 RS 触发器不足：输入有约束条件；空翻（电平触发造成） 三、主从触发器 1、主从RS触发器 （两个相同的同步RS触发器组成， cp相位相反） ， 约束条件RS=0 2、主从 JK 触发器： nnn QKQJQ 1 （缺陷为一次翻转） 主触发器本身是一个同步 RS 触发器，cp=1 期间：主触发器接受输入信号，被 置成相应状态，从触发器维持不变；cp 为下降沿时：触发器翻转成主触发器状态。 四、边沿触发器 触发器的次态仅取决于时钟信号的上升沿或者下降沿到达时刻输入信号的状态。 1、维持阻塞边沿触发器、利用 CMOS 传输门/二极管/门电路延迟的边沿触发器 2、边

22、沿 JK 触发器：利用门电路的传输延迟（引导门的延迟时间大于翻转时间） 3、维持阻塞 D 触发器：6 组与非门组成对称形式，其中 4 个为同步触发器。 Cp=0 时，触发器维持原状态不变；cp 为上升沿时，Qn+1=D（无空翻） 五、不同功能触发器之间的转换 1、T触发器：只有翻转功能的触发器，即每来一个时钟脉冲，状态改变一次。 T 触发器：具有保持、翻转的功能，相较于 T触发器，增加控制端。Qn+1=TQn 2、触发器类型转换（原输入端-通过转换电路-新触发输入端） 1）JK 触发器的转换（D，T，T） 1 , , 1 11 11 KJQKQJQT TKTJQTQQKQJQT DKDJDQQ

23、KQJQD nnn nnnnn nnnn 可得触发器： 可得触发器： 可得触发器： 2）D 触发器的转换（JK，T，T） nnnn nnnn nnnnnn QDQQDQT QTDQTQDQT QKQJDQKQJQDQJK 得触发器： 可得触发器： 可得触发器： , , , 11 11 11 第七章 时序逻辑电路 特点：功能上（输出与输入和电路的原状态有关），结构上（组合电路+存储电路） 分类：同步时序电路有统一的时钟脉冲，异步时序电路无统一的时钟脉冲（逐级） 米里型输出信号与存储状态和外部输入有关， 莫尔型输出信号仅与存储状态有关 典型时序电路（移存器、计数器、序列信号发生/检测器），一般时序

24、电路 状态表和状态图：输入 x 和现态 yn。输出 z 和次态 yn+1。（转换条件/方向/规律） 一、寄存器（数码寄存/移位寄存） 1、数码寄存器：接收、存贮、传送数码；n 位二进制信息需要 n 个触发器；单拍 寄存器（接收指令即可存贮，D 触发器），双拍（清零和接收两步，RS 触发器）74LS175 2、移位寄存器：寄存、移位；构成（相同的寄存单元，共用统一的时钟脉冲） 移位寄存器的应用：实现数据串/并转换；环形计数器；扭环形计数器 3、序列信号发生器：用数据选择器实现；用移位寄存器加反馈电路实现（序列信 号位数为 m，移位寄存器个数为 n，应取 2nm）；M 序列发生器 实现方法：确定初

25、始状态；确定移位方向；确定移入数据 二、计数器 计数器：累计输入脉冲的个数；n 个触发器有 2n个状态，可计 2n个数； 计数器的分类：同步/异步，加计数/减计数/可逆计数，二进制/非二进制，JK/D/RS 1、二进制计数器（异步、同步、集成） 分析设计：分析技术状态表，找到状态翻转规律，确定电路连线。 异步二进制计数器： 时钟作用于最低位触发器， 串行连接， 用于分频、 定时等。 同步二进制计数器：统一 CP，任意二进制计数器、地址计数器、脉冲发生器。 集成二进制计数器：异步 74LS293/同步 74161 2、十进制计数器（分析、设计、集成） 分析：由逻辑图得到输出方程和触发器的驱动方程

26、-将驱动方程带入特征方 程得到计数器的状态方程-列计数状态表、画状态图、时序图；检查自启动（将 无效状态作为初态求次态及输出）；确定逻辑功能。 设计：确定触发器的个数 2n-1N2n；列计数状态表、激励表；求驱动方程、 输出方程；检查自启动；画逻辑图。 集成十进制计数器：异步 74LS196；同步 74LS168。 3、任意进制计数器（复位法和置位法；级联组合法） 计数容量小于集成芯片容量 复位法： 利用清零端， 跳过多余状态， 实现任意进制计数。 异步复位法 （当 满足清 0 条件时，立即清 0）可增加门延迟或 RS 锁存器；同步复位法（当满 足清 0 条件时，需要等下一个 CP 脉冲到来后

27、才能清 0）. 置数法：利用置数端重复置入某个数值，跳过多余状态，实现任意进制计 数。置 0 法（异步置 0；同步置 0）；利用置数端值最大数（异步置数；同步 置数）；同步计数器用进位输出端置最小数（同步置数、异步置数）。 计数容量大于芯片容量，多片级联组合 串行 CP 方式： N=N1*N2， 低位片的进位输出作为高位片的时钟输入信号。 并行 CP 方式：N=N1*N2，低位片的进位输出作为高位片的控制信号，两 片的 CP 同时接计数输入。 整体清 0 方式（异步）：将 2 片计数器连接成大于 N 的计数器，然后在 计到 N 时译出清 0 信号，将两个计数器同时清 0。 整体置数方式（同步）

28、：将 2 片计数器连接成大于 N 的计数器，然后选 定某一状态译出置数信号， 将两个计数器同时置入适当状态， 跳过多余的状态。 4、特殊进制计数器（12 翻 1） 5、计数器主要应用 移位寄存器：环形计数器和扭环形计数器； 顺序脉冲发生器：用移位寄存器构成；用集成计数器和译码器实现； 序列信号发生器：用计数器作序列信号发生器。 三、一般时序电路 时序电路：典型（移位寄存器、计数器）；一般（同步、异步（脉冲、电平）。 时序电路的组成：组合电路（门电路）+存储电路（触发器） 1、同步时序电路的分析 特点：统一的时钟 CP；状态更新在 CP 的上升沿或下降沿；无 CP 时，若外输 入变化，则会引起组

29、合电路输出的变化，不改变存储电路的状态。 分析：确定电路组成；列出输出函数和控制函数；列真值表和时序电路的次态 真值表；建立状态表和状态图；功能描述。 2、同步时序电路的设计 分析功能要求，建立原始状态图和状态表；状态化简，去掉多余状态；进行状 态编码得到二进制状态表；确定触发器的类型、个数作激励表；求输出函数、控制 函数；画出逻辑图。 状态编码的原则：次态相同，现态相邻；同一现态、次态相邻；输出相同，现 态相邻。N 个状态需要 m 位二进制编码 2m-1n。M 位编码需要 m 个触发器。 第八章 脉冲波形的产生与整形 脉冲电路分类：单稳态电路、多谐振荡电路、施密特电路 脉冲电路作用：脉冲波形的产生和整形 脉冲电路构成：开关电路+RC 电路 脉冲电路 VS 数字电路：前者侧重波形，后者侧重逻辑关系 电容充放电知识复习： 1）电容两端的电压不能突变，充放电时间工程上为 3RC 2）电容换路的瞬间阻抗很小，相当于短路；结束后处于稳态，电流为 0，阻抗很 大，相当于开路 3）简单 RC 电路中，各处电压、电流均按指数规律变化 一、555 定时器的原理和应用 1、分类：单定时器（单极型 7555、双极型 555）；双定时器（双极型、单极型