单片机应用课件第2章

1、第2章 MCS-51系列单片机的内部结构原理,2.1 MCS51系列单片机的硬件结构和引脚 2.2 中央处理器CPU 2.3 复位与时钟电路,2.1MCS51系列单片机的硬件结构和引脚 2.1.1内部基本结构,震荡器和 时钟电路,程序存储器 4KB ROM,数据存储器 256B RAM/SFR,两个16位 定时器/计数器,8051 CPU,中断系统,64KB 总线扩展控制,并行I/O端口,全双工 串行口,外部时钟源,外部计数脉冲,外部中断,控制,外部设备,串行通信,MCS51系列单片机的内部结构框图,分析内部结构框图, 并按功能部件划分可以看出, MCS51系列单片机是由9大部分组成的。 这9

2、大部分是: 一个8位中央处理机CPU。 128个字节（MCS52子系列为256字节）的片内数据存储器RAM和128字节的特殊功能寄存器。,4 KB（MCS52子系列为8 KB）的片内程序只读存储器ROM或EPROM（8031和8032无）。 4个8位并行输入输出I/O接口: P0口、 P1口、 P2口、 P3口（共32线）, 用于并行输入或输出数据。 1个串行I/O接口。 2个（MCS52子系列为3个）16位定时器/计数器。 64KB的外部程序和64KB的外部数据存储器的扩展空间和控制电路。 1个片内震荡器和时钟发生电路。, 1个具有5个（MCS52子系列为6个或7个）中断源, 可编程为2个优

3、先级的中断系统。 它可以接收外部中断申请, 定时器/计数器中断申请和串行口中断申请。,MCS51系列单片机内部结构图,2.1.32单片机外部引脚说明 MCS51系列单片机芯片均为40个引脚, HMOS工艺制造的芯片采用双列直插（DIP）方式封装, 其引脚示意及功能分类如图23所示。 CMOS工艺制造的低功耗芯片也有采用方型封装的, 但为44个引脚, 其中4个引脚是不使用的。,图23 MCS51系列单片机引脚及总线结构 (a) 管脚图； (b) 引脚功能分类,1. 主电源引脚Vcc和Vss VCC（40脚）: 接+5 V电源正端; VSS（20脚）: 接+5 V电源地端。 2. 外接晶体引脚XT

4、AL1和XTAL2 XTAL1（19脚）: 接外部石英晶体的一端。 在单片机内部, 它是一个反相放大器的输入端, 这个放大器构成了片内振荡器。 当采用外部时钟时, 对于HMOS单片机, 该引脚接地; 对于CHMOS单片机, 该引脚作为外部振荡信号的输入端。,XTAL2（18脚）: 接外部晶体的另一端。 在单片机内部, 接至片内振荡器的反相放大器的输出端。 当采用外部时钟时, 对于HMOS单片机, 该引脚作为外部振荡信号的输入端; 对于CHMOS芯片, 该引脚悬空不接。,3. 控制信号或与其它电源复用引脚 控制信号或与其它电源复用引脚有RST/VPD、 、 和 等4种形式。 （1） RST/VP

5、D（9脚）: RST即为RESET, VPD为备用电源, 所以该引脚为单片机的上电复位或掉电保护端。 （2） (30脚): 当访问外部存储器时, ALE（允许地址锁存信号）以每机器周期两次的信号输出, 用于锁存出现在P0口的低8位地址,以实现低位地址和数据的分时传送。此外由于ALE是以六分之一晶振频率的固定频率输出的正脉冲，因此可作为外部时钟或,部定时脉冲使用。 PROG 为编程脉冲（有EPROM芯片） （3） （29脚）: 片外程序存储器读选通信号输出端, 低电平有效。 （4） （31脚）: 为访问程序存储器控制信号, 低电平有效。当 信号为低电平时，对ROM的读操作限定在外部程序存储器；而

6、当 信号为高电平时，则对ROM的读操作是从内部程序存储器开始，并可延续至外部程序存储器。VPP为编程电压（25V） （有EPROM芯片，例如87C51）,4. 输入/输出（I/O）引脚P0口、 P1口、 P2口及P3口 （1） P0口（39脚32脚）: P0.0P0.7统称为P0口。 （2） P1口（1脚8脚）: P1.0P1.7统称为P1口, 可作为准双向I/O接口使用。 （3） P2口（21脚28脚）: P2.0P2.7统称为P2口, 一般可作为准双向I/O接口。 （4） P3口（10脚17脚）: P3.0P3.7统称为P3口。,表21 P3口第2功能表,2.2 中央处理器CPU,中央处理

7、器是单片机内部的核心部件, 它决定了单片机的主要功能特性。 它由运算部件和控制部件两大部分组成。,2.2.1 运算器 运算部件是以算术逻辑单元ALU为核心, 加上累加器A、 寄存器B、 暂存器TMP1和TMP2、 程序状态寄存器PSW及专门用于位操作的布尔处理机组成的, 它能实现数据的算术逻辑运算, 位变量处理和数据传送操作。 1. 算术逻辑单元ALU与累加器ACC、 寄存器B 算术逻辑单元ALU不仅能完成8位二进制数的加（带进位加）、 减（带借位减）、 乘、 除、 加1、 减1及BCD加法的十进制调整等算术运算,还能对8位变量进行逻辑“与”、 “或”、 “异或”、 求补、 清零等逻辑运算,

8、并具有数据传送, 程序转移等功能。 累加器ACC简称累加器A, 为一个8位寄存器, 它是CPU中使用最频繁的寄存器。 进入ALU作算术和逻辑运算的操作数多来自于A, 运算结果也常送回A保存。 寄存器B是为ALU进行乘除法设置的。 2. 程序状态字 程序状态字寄存器PSW（8位）是一个标志寄存器, 它保存指令执行结果的特征信息, 以供程序查询和判别。 其程序状态字格式及含义如下:,CY（PSW.7）进位标志位。 AC（PSW.6）辅助进位（或称半进位）标志。 F0（PSW.5）由用户定义的标志位。 RS1（PSW.4）、 RS0（PSW.3）工作寄存器组选择位。 OV（PSW.2）溢出标志位。

9、由硬件置位或清零。,PSW.7,PSW.0,PSW.1未定义位。 P（PSW.0）奇偶标志位。 3. 布尔处理机 布尔处理（即位处理）是MCS51单片机ALU所具有的一种功能。 单片机指令系统中的布尔指令集（17条位操作指令）, 存储器中的位地址空间, 以及借用程序状态标志寄存器PSW中的进位标志CY作为位操作“累加器”, 构成了单片机内的布尔处理机。,2.2.2 控制器 控制部件是单片机的神经中枢, 它包括指令寄存器、 译码器、程序计数器PC以及定时与控制电路等部件。 指令寄存器和译码器 定时与控制电路 程序计数器PC,2.3 复位与时钟电路 2.3.1 复位电路与复位状态 1. 复位电路

10、通过某种方式, 使单片机内各寄存器的值变为初始状态的操作称为复位。 MCS51单片机在时钟电路工作以后, 在RST/VPD端持续给出2个机器周期的高电平就可以完成复位操作（一般复位正脉冲宽度大于10 ms）。 复位分为上电复位和外部复位两种方式。,图212 MCS51单片机复位参考电路 （a） 上电复位电路; （b） 上电/外部复位电路,2. 复位状态 MCS51单片机复位后, 程序计数器PC和特殊功能寄存器复位的状态如下表所示。 复位不影响片内RAM存放的内容, 而ALE、 在复位期间将输出高电平。由表可以看出: (1) （PC）=0000H 表示复位后程序的入口地址为0000H; (2)（

11、PSW）=00H, 其中RS1(PSW.4)=0, RS0(PSW.3)=0, 表示复位后单片机选择工作寄存器0组;,(3) （SP）=07H 表示复位后堆栈在片内RAM的08H单元处建立; (4) P0口P3口锁存器为全1状态, 说明复位后这些并行接口可以直接作输入口, 无须向端口写1; (5) 定时器/计数器、 串行口、 中断系统等特殊功能寄存器复位后的状态对各功能部件工作状态的影响, 将在后续有关章节介绍。,PC与SFR复位状态表,2.3.2 时钟电路 时钟电路用于产生时钟信号，时钟信号是单片机内部各种微操作的的时间基准，在此基础上，控制器按照指令的功能产生一系列在时间上有一定次序的信号

12、，控制相关的逻辑电路工作，实现指令的功能。 时钟信号的产生有两种方式，即内部时钟方式和外部时钟方式。如下图(a)、(b)所示。,采用内部时钟方式时, 如下图（a）所示。 片内的高增益反相放大器通过XTAL1、 XTAL2外接作为反馈元件的片外晶体振荡器（呈感性）与电容组成的并联谐振回路构成一个自激振荡器, 向内部时钟电路提供振荡时钟。 振荡器的频率主要取决于晶体的振荡频率, 一般晶体可在1.212 MHz之间任选, 电容C1、 C2可在530 pF之间选择, 电容的大小对振荡频率有微小的影响, 可起频率微调作用。,图24 HMOS型MCS51单片机时钟产生方式 （a） 内部振荡器方式; （b） 外部振荡器方式,2.3.3 CPU时序 不同的指令需要发不同的控制信号，而在何时发何种控制信号，去启动哪个部件动作，称为CPU时序 时序的单位 MCS-51系列单片机指令时序,MCS51单片机CPU取指/执行时序,单周期指令的执行从S1P2开始, 在S1P2期间读入操作码并把它锁存到指令寄存器中。 双字节指令, 则在同一机器周期的S4期间读出第2个字节。 对于单字节指令在S4处仍有一次读操作, 但这时读出的字节（下一条指令的操作码）是不予考虑的, 而且程序计数器PC也不加1