第6章 波形产生和变换(II).ppt_第1页
第6章 波形产生和变换(II).ppt_第2页
第6章 波形产生和变换(II).ppt_第3页
第6章 波形产生和变换(II).ppt_第4页
第6章 波形产生和变换(II).ppt_第5页
已阅读5页,还剩29页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、6.2 多谐振荡器,6.2.2 用555集成定时器构成的多谐振荡器,555定时器是一种多用途的模拟、数字混合单片中规模集成电路。有双极型(如5G1555),也有CMOS型(如CB7555),它们的结构、工作原理以及外部引脚排列基本相同。,只要在其外部配接少量阻容元件,用555定时器就可以构成多谐振荡器 、单稳态触发器、施密特触发器电路。因而在工业控制、定时、检测、报警等方面有广泛应用。,6.2.2.1 555定时器的结构及工作原理,1.分压器:由三个等值电阻构成,2.比较器:由电压比较器C1和C2构成,3.可直接复位的基本R-S触发器,4.放电开关管TN,高电平触发端,电压控制端,低电平触发端

2、,放电端,地,输出端,复位端,电源端,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,UCC,分压器,比较器,R-S触发器,放电管,地,VA,VB,Q,RD,SD,5K,5K,5K,TN,2,4,5,6,7,8,3,1,SD,比较结果,1/3 UCC,不允许,2/3 UCC,.,.,5K,5K,5K,VA,VB,UCC,RD,5,6,2,综上所述,555功能为:,当555复位端为低电平时:OUT为低电平,TN导通; 当555复位端为高电平时,OUT与TN状态如右表:,从555定时器的功能表可以看出: 当电压控制输入端(5号脚)悬空时,555定时器有两个阈值电平,分别是1/3 U

3、CC和2/3UCC;如果在电压控制端施加一个控制电压(其值在0UCC之间),比较器的参考电压发生变化,从而影响定时器的工作状态变化的阈值;当不用该端时,为防止干扰,一般通过一个0.01uF的电容接地。 2. 输出端为低电平时放电管TN导通, 7脚(D端)输出低电平;输出端为高电平时放电管TN截止, 如果 7 脚接一个上拉电阻, 7 脚输出为高电平。所以当7脚接一个上拉电阻时,输出状态与3脚相同。,6.2.2.2 用555集成定时器构成的多谐振荡器,多谐振荡器是一种无稳态触发器,接通电源一旦起振之后,电路没有稳态,只有两个暂稳态(持续短暂的高、低电平状态),它们做交替变化,输出连续的矩形脉冲信号

4、,常用来做脉冲信号源。,555定时器构成的多谐振荡器如图6.2.6所示(p237)。,它是将两个触发端2脚和6脚合并在一起,与地之间接一电容C,两触发端电压受电容电压控制;放电端7脚接于两个电阻之间。,SD,UCC,Q,RD,.,.,.,5K,5K,5K,VA,VB,T,1,2,4,5,6,7,8,(复位端),(地),uO,接通电源,通电前 uC=0,1,2/3 UCC,C充电,C放电,1,2/3 UCC,1,0,Q=0,导通,稳定状态,2. 由555定时器组成的单稳态触发器,(地),uC,R1,+UCC,ui,UCC,Q,Q,RD,SD,5K,5K,5K,VA,VB,T,1,3,4,8,(复

5、位端),uO,6,5,2,7,Q=1,截止,暂稳状态,0,2/3 UCC,Q=1,1,1,稳定状态,R,T导通,C通过T放电,uC 0,接通电源,上升到2/3 UCC,RD=0,SD=1,因此暂稳态的长短 取决于RC时间常数,R,例:单稳态触发器构成短时用照明灯,若S未按下, 则 ui = 1,若S按下, 则 ui = 0,2. 施密特触发器属于“电平触发”型电路,不依赖于边沿陡峭的脉冲。,施密特触发器是具有电压滞后特性的数字传输门。 其特点如下:,一、施密特触发器的特性与原理,1. 输入电平的阈值电压由低到高为 ,由高到低为 ,且 ,形成回差。,6.3.2 由555定时器构成的施密特触发器,

6、施密特触发器的电压传输特性(如下),输入电压增加,输入电压减小,施密特触发器的输入输出波形图(如右),施密特触发器的图形符号(如图6.3.5-a p242):,另一种传输特性的图形符号(如右图):,将一周期性信号变换为矩形波,其输出脉冲宽度tW可通过改变进行调节UT。,二、施密特触发器应用,1. 波形变换,tw,t, = ,2. 信号整形,将不规则的信号波形整成矩形脉冲。,3. 幅度鉴别,施密特触发器的输出状态取决于输入信号的电压值,因此可用作幅度鉴别。如图示意从一系列幅度不同的脉冲信号中,选出那些幅度大于UT+的输入脉冲。,阴影部分电压大于UT+,三、用555定时器构成的施密特触发器,由于施密特触发器无须放电端,所以利用放电端与输出端状态相一致的特点,从放电端加一上拉电阻后,可以获得与3脚相同的输出。但上拉电阻可以单独接另外一组电源,以获得与3脚输出不同的逻辑电平。,(1)当vI1/3VDD时,,R=0,S=1,Q=1,vO=1;,(2)当1/3VDD vI2/3VDD时,,R=0,S=0,Q=1,vO=1;,(3)当 vI2/3VDD时,,R=1,S=0,Q=0,vO=0;,(4)当1/3VDD vI2/3VDD时,R=0,S=0,Q=0,vO=0;,(5)当vI1/3VDD时,,R=0,S=1,Q=1,vO=1;, 原理分析,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论