第2章 数字电路基础和常用器件

1、第2章,数字电路基础和常用器件,晶体二极管及其单向导电性,导体：双向导电绝缘体：不导电半导体：单向导电，当在一个方向上施加一定大小正电压（例如0.7V）时，允许电流流过，即出现导体特性；而在相反的方向上施加一定大小电压时，不产生电流，出现绝缘体特性。半导体制作出的器件被称为二极管。,晶体三极管,三极管类似于2个背向相连接的二极管，有3个接线端，分别被称为集电极、基极和发射极，其特性是：,输入电平=0V,三级管截止，使输出电平4V；即：输入低电平-输出高电平输入电平=0.7V+V,三级管导通，使输出电平=0V；即：输入高电平-输出低电平右侧电路实际为一个非门！所需元件：电阻2个、三极管1个,基极

2、,发射极,集电极,+Vcc,输出,输入,MOS管,MOS管也有3个接线端，分别是源极S、栅极G和漏极D。MOS管也经常用作数字电路中，如电子开关。,源极,漏极,+Vcc,输出,输入,NPN,栅极,N,N,P,类似,三极管属于电流型控制，MOS管属于电压型控制，功耗更小，但更贵，多用于高频高速电路、大电流及对基极或漏极控制电流比较敏感的地方。,晶体管的应用,二极管型只读存储器,三极管型只读存储器,X1置高电平（其他行线置低），读O1O4，得1101X2置高电平（其他行线置低），读O1O4，得1010,X1置高电平（其他行线置低），读O1O4，得0011X2置高电平（其他行线置低），读O1O4，得

3、1010,MOS管的应用,应用1：CMOS反相器(功耗极小),应用2：一位单管动态存储电路,EPROM、EEPROM和Flash的工作原理都是基于MOS管。,字线高时，T导通，通过位线对它进行读写（对电容C充放电）,三极管与非门和或非门,与非门：2路输入都高，输出才为低；（2个三极管串行）,+VCC,输出,输入1,输入2,在输出处加一个反向器则成为与门和或门电路输入控制端也可以多于2个元件：n+1个电阻、n个三极管,输入2,输入1,+VCC,输出,或非门：任何一路输入为高，输出都为低（2个三极管并行）,CMOS与非门和或非门,与非门2个PMOS并联，2个NMOS串联,在输出处加一个CMOS反向

4、器则成为与门和或门电路(P20图2.17)输入控制端也可以多于2个元件：n个NMOS、n个PMOS,或非门2个NMOS并联，2个PMOS串联,逻辑运算与数字逻辑电路,只用与门、或门、非门；可以组合出实现任何复杂的逻辑运算功能的电路。最基本的逻辑运算有：与运算、或运算、非运算，正好可以选用与门、或门、非门实现。逻辑关系可以采用数学公式来表示和运算，即布尔代数(逻辑代数)。例如，A=B*C+E*/F；其中，A为输出（运算结果），B、C、E、F为输入，*、+、/分别代表与、或、非运算符；显然可以用与门、或门、非门来实现。,逻辑功能的表示方式,逻辑功能可以选用真值表、布尔代数式、卡诺图、线路逻辑图表示

5、。例如与门的4种表示形式：,真值表,X=AB,布尔代数式,逻辑门电路,卡诺图,真值表与布尔代数式的关系：用与逻辑写出表中每一横行中输出为1的逻辑表达式；用或逻辑汇总表中全部输出为1的逻辑；不必理睬为0的内容。,一些常用逻辑门的图形符号,X=AB,X=A+B,X=A,X=AB,X=A+B,X=AB+C.D,X=AB,X=AB,基本定理和常用公式，逻辑化简,A+0=AA0=0A+A=1AA=0A+1=1A1=AA+A=AAA=AA+B=B+AAB=BAA=A(A+B)+C=A+(B+C)(AB)C=A(BC)A(B+C)=AB+ACA+BC=(A+B)(A+C)A+AB=AA(A+B)=AA+AB

6、=A+BA(A+B)=ABAB=A+BA+B=AB例如：AB+AB+AB=A(B+B)+AB=A+AB=A+B=AB,一位全加法器的设计过程,分3步走：（1）写出真值表；（2）由真值表推导出对应的逻辑表达式；（3）对逻辑表达式进行化简，便于选用基本逻辑门电路实现XnYnCn-1FnCn0000000110010100110110010101011100111111,Fn=/Xn/YnCn-1+Xn/Yn/Cn-1+/XnYn/Cn-1+XnYnCn-1Cn=XnYn/Cn-1+/XnYnCn-1+Xn/YnCn-1+XnYnCn-1=XnYn/Cn-1+/XnYnCn-1+Xn/YnCn-1+

7、XnYnCn-1+XnYnCn-1+XnYnCn-1=XnYn+XnCn-1+YnCn-1,Xn、Yn与Cn-1中，若有2个或2个以上值为1，则Cn为1。,Xn、Yn与Cn-1中，若有奇数个1，则Fn为1。,一位加法器的两种逻辑线路图,&,&,1,1,1,Fn=/Xn/YnCn-1+Xn/Yn/Cn-1+/XnYn/Cn-1+XnYnCn-1Cn=XnYn+XnCn-1+YnCn-1,Fn=XnYnCn-1Cn=XnYnCn-1(XnYn),非门：3个3输入与门：4个2输入与门：3个,4输入或门：1个3输入或门：1个共计：电阻？个、三极管？个,常用组合逻辑器件,基本逻辑门三态门译码器和编码器多

8、路选择器,与门、或门、非门。器件：6反相器LS04、4-2输入正与非门LS00、4-2输人正与门LS08,有3种输出：0/1/高阻，多用于构成总线收发器。器件：单向传送的LS240(反向)和LS244(正向)、双向传送的LS245,译：n个输入产生2n个输出，可用于从多个互斥信号中选一个。器件：LS138(3入8出)，LS139(2个2入4出)编：把2n个输入编码成n个输出，如用于给出优先级编码。器件：LS148(8入3出)。,从多路输入数据中选择一路作为输出，如从多个寄存器中选择一个寄存器的内容送到ALU的一个输入端。器件：SN74LS257，可选择1A-4A或1B-4B输出到1Y-4Y。,

9、常用时序逻辑器件,R-S触发器和D触发器锁存器寄存器计数器,基本R-S触发器,由2个与非门（或或非门）交叉连接而成，可存放1位信息。Q的值与存放的信息对应，/Q为反相输出端/S（Set）为置位端，/R(Reset)为复位端。,逻辑图,真值表,R-S触发器应用：单脉冲发生电路,D锁存器(电平触发）,把基本R-S触发器的两个输入S和R变为一个D的互补输入，增加控制信号C控制触发器的写入(CP=0时，Q保持不变；CP=1时，Q随D变化)，成为锁存器，可用作暂存器。,CPD,10,01,11,10,0X,Q,Q,真值表,不变,2-4时序逻辑电路及其应用,逻辑图,D型触发器,R-S触发器属于电平触发，R

10、和S不能同时为低电平，且R、S和D在写入期间应保持不变，否则产生错误。D型触发器属于边沿触发。输入D在CP的正跳变沿期间被写入触发器，其它时间D不影响触发器状态。/SD用于置1，/RD用于清0。常用于构建寄存器，移位寄存器，计数器等。,寄存器,SN74LS374输出可控：OE(Pin1)=0，正常输出；=1，输出高阻，在时钟正跳变接收输入。,SN74LS377输入可控：G(Pin1)=0，接受输入；=1，不接收，输出不可控。,SN74LS273可清零：CR(Pin1)=0，清零；=1，在时钟正跳变接收输入，输出不可控。,计数器,二进制计数器就是每位触发器按逢二进一的规则实现计数，如SN74LS

11、161是一个4位同步计数器。,阵列逻辑电路,阵列逻辑电路是指逻辑元件在硅芯片上以阵列形式排列的器件，它占用芯片面积小，成品率高，用户可编程，使用灵活。阵列逻辑电路包括存储器(RAM,ROM)，可编程逻辑阵列(PLA)，可编程阵列逻辑(PAL)，通用阵列逻辑(GAL)，可编程门阵列(PGA)，可编程宏单元阵列(PMA)等。除了RAM和ROM之外，其它几种电路统称可编程逻辑器件(programmablelogicdevices，PLD)。教学计算机中用得最多的是GAL20V8和高集成度的多PAL(AMD公司的MACH-4产品)芯片,存储器芯片RAM和ROM,RAM和ROM是典型的阵列逻辑电路，都由

12、“与”和“或”两级阵列组成，其中的“与”阵列组成地址译码器，它给出全部地址输入的最小项，用户不可编程，用于选择被读写的存储器单元，“或”阵列组成存储体，保存写入存储器中的内容。RAM和ROM的区别：前者对或阵列中的内容可以读写，后者或阵列中的内容主要用于读出，对写操作可能不支持，或者需经过特殊的办法才能执行。,通用阵列逻辑GAL,通用阵列逻辑(genericarraylogic，GAL)器件，是一种可用电擦出、现场可重复编程、使用灵活的简单PLD。内部结构包括：输入门，输出三态门，与门阵列，输出逻辑宏单元(内含或阵列)，从输出反馈到输入的控制门等。GAL20V8器件最多支持20个输入引脚、8个

13、输出引脚，支持组合逻辑和时序逻辑两种运行方式，输出有三态、极性可控，支持内部信息加密保护。在教学计算机中，用于实现那些内容经常需要变化的组合逻辑和时序逻辑的功能，或者在不同需求环境下，需要在组合逻辑和时序逻辑之间进行切换的线路部分，特别适用于实现由“与-或”两级逻辑完成的线路功能。,复杂的可编程逻辑器件CPLD:MACH器件,MACH(macroarrayCMOShigh-density)是一种复杂的、电可擦出的、现场可编程逻辑器件CPLD。内部结构由多个PAL块和一个中央开关矩阵互连而成。每个PAL块内又含多个宏单元（输出宏单元和隐埋宏单元），中央开关矩阵为多个PAL块的信号输入和块间通信提

14、供通路。与GAL20V8芯片相比，MACH有更多的输入输出引脚和更多的宏单元，支持的逻辑功能更加强大，使用更加方便，还支持在线编程写入。在教学计算机中，主要作为组合逻辑控制器的时序控制信号形成部件，用于提供基本指令用到的全部控制信号。用现场可编程逻辑器件CPLD实现组合逻辑控制器是非常方便和有效的，对理解数字系统设计自动化的知识也很有用。,可在线编程门阵列器件FPGA,与PLD器件在内部结构、功能特性方面都不相同的器件。其内部由许多个独立的可编程逻辑模块CLB、输入输出模块IOB和互连资源IR3部分组成。与IOB连接的输入输出引脚更多，大部分入出引脚支持三态逻辑，极性可控，可指定用于输入或输出；每一个CLB的内部都包含一些组合逻辑电路和1或2个触发器电路，能编程实现不同