单片机原理及其接口技术ppt课件

1、.,1,单片机原理及接口技术,.,2,课程安排,40学时。上课共10周。课程设计一周。,.,3,课程重点,教材内容比较多，讲授19章内容，重点在MCS-51单片机原理、指令系统、单片机系统接口技术的学习。每次课前回列出重要知识点。主题可分为6大部分微型计算机基础。51单片机结构及工作原理。51单片机指令系统及汇编程序设计。半导体存储器及其与51单片机的连接。51单片机中断技术基本I/O接口技术（并口、串口、A/D、D/A）预备知识：模电、数电、C/C+程序设计、微型计算机原理与接口技术,.,4,第1章微型计算机基础,定点数与浮点数计算机中的数制和编码二进制、十六进制、八进制BCD编码、ASCI

2、I编码原码、反码、补码的表示及运算规则单片计算机的基本结构、原理及分类,.,5,计算机的数制与数的转换,数制是指数的制式，即利用符号计数的方法。微型计算机中常用的数值有十进制、二进制、八进制、十六进制等。微型计算机中的所有信息都是采用二进制数进行表示，二进制数及编码是所有计算机的基本语言。,.,6,进位计数制,十进制。09，如45D。二进制。0，1，如01010011B。十六进制。09，A，B，C，D，E，F，如3BH。八进制。07，如76O。,.,7,进位数制之间的转换,十进制转为二进制。二进制转为十进制。二进制转为十六进制。十六进制转为二进制。十进制转为十六进制。,.,8,计算机中数的表示

3、方法,定点数表示法。二进制数的小数点位置不变。定点整数定点小数浮点数表示法。小数点位置随阶码的大小浮动。,.,9,二进制数的运算,算术运算加、减、乘、除逻辑运算逻辑乘（与）、逻辑加、逻辑非、逻辑异或,.,10,二进制数的表示方法,在计算机中，有3种数据类型：无符号二进制数。带符号二进制数。无符号十进制数（BCD码）。二进制中符号位的表示。”0”为正，”1”为负+69=01000101-69=11000101机器数与真值，如上例中+69=01000101(机器数)=+1000101(真值)-69=11000101(机器数)=-1000101(真值)带符号数表示法。原码反码补码,.,11,原码表示

4、法,正数的符号用”0”表示，负数的符号用”1”表示。X1001111，则X原01001111X1001111，则X原110011110：X0000000，则X原000000000：X0000000，则X原10000000,.,12,反码表示法,正数的表示同原码，负数的反码：符号位为”1”，其余各位按位求反。X0011111，则X反00011111X0011111，则X反111000000：X0000000，则X反000000000：X0000000，则X反11111111,.,13,补码表示法,为什么需要补码？补码中的“模”时钟的例子。X补模X。补码的计算：正数的补码等于原码。负数的补码等于反

5、码+1。X1001111，则X补01001111X1001111，则X补101100010：X0000000，则X原000000000：X0000000，则X补00000000补码数的符号扩展补码数的右移规则,.,14,补码的加减运算,补码加法。X+Y补=X补+Y补补码减法。X-Y补=X补+-Y补计算机中凡是带符号数都用补码表示，所有运算都采用补码加法完成，运算结果也是补码。应用举例。例1.18例1.19,.,15,溢出及判断,溢出产生的原因。每个数的补码有一个表示范围（字长位n的二进制数，补码的表示范围为-2n-12n-1-1），运算结果超出该范围引起的计算出错称为溢出。溢出的判断变形码Cs

6、：表示最高位（符号位）的进位情况。Cy：表示数值部分最高位的进位情况。溢出Cs异或Cy应用举例例1.22例1.23,.,16,二进制编码,为什么需要编码？常用编码类型。BCD编码（二十编码）。ASCII编码。校验码编码。,.,17,BCD编码表,采用二进制对十进制数进行编码，又称8421BCD编码。,.,18,BCD编码二进制数的运算修正,加法修正。减法修正。,.,19,字符代码ASCII编码,以7位二进制数表示128种不同的字符（包括字母、数字及控制符号等）。标准ASCII码最高为为0，最高为为1的为扩展ASCII码，常用于双字节编码领域，如汉字编码（GB2312，BIG5，GBK等）。见附

7、录A,.,20,校验码编码,奇偶校验码。奇校验偶校验海明码。,.,21,单片机的基本结构,.,22,中央处理器,中央处理器，是单片机的核心，集成了运算器。控制器。专用寄存器组。,.,23,存储器,用于存放程序及数据的部件。单片机中使用半导体存储器。存储器单元使用存储器地址标识。CPU需要读写存储器单元的内容时，需要首先提供存储器的地址。,.,24,总线和总线控制逻辑,系统总线。连接多个功能部件，并具有完成信息相互传送功能的一组公共传输线，包括数据总线（DB）。传送数据信号。地址总线（AB）。传送地址信号。控制总线（CB）。传送控制及状态信号。总线控制逻辑。实现总线传输控制的部件。,.,25,I

8、/O接口和特殊功能部件,串行与并行I/O特殊功能部件定时器/计数器、A/D、D/A、DMA通道、系统时钟等,.,26,单片机执行程序的过程,.,27,单片机的分类,4位机。8位机。8031/80C31/8051/80C51/8751/87C51等16位机。32位机。区别在于字长、制造方式（功耗）、RAM/ROM大小、I/O接口等,.,28,单片机在DDC中的应用,.,29,单片机在DCS中的应用,.,30,第2章MCS-51单片机结构与时序,MCS-51单片机内部结构。重点：专用寄存器组名称及功能、存储器结构及地址分配、位地址、I/O端口、定时器与计数器、中断系统MCS-51单片机引脚及其功能

9、。重点：端口线、控制线MCS-51单片机工作方式。重点：有几种工作方式、各有何用途MCS-51单片机时序。重点：时钟周期、机器周期、指令周期、典型操作时序,.,31,MCS-51系列单片机,.,32,CPU结构,.,33,专用寄存器组,MCS-51系列单片机中的专用寄存器组包括：程序寄存器PC（16位）累加器A（8位）通用寄存器B（8位）程序状态寄存器PSW（8位）堆栈指针SP（8位）数据指针DPTR（16位）,.,34,程序状态寄存器PSW,.,35,堆栈指针SP,.,36,数组指针DPTR,.,37,存储器结构,MCS-51内部的存储器分为ROM与RAM两类ROM存储器结构RAM存储器结构

10、特殊功能寄存器,.,38,ROM存储器结构,.,39,RAM存储器结构,.,40,特殊功能寄存器SFR,指有特殊功能的寄存器集合。SFR的实际个数与单片机具体型号有关。8031/8051有21个，8032/8052有26个，允许位寻址的有11个，如下所示。,.,41,I/O端口,并行I/O端口8位P1、P2、P3、P4串行I/O端口,.,42,并行I/O端口,.,43,串行I/O口,.,44,定时器/计数器,.,45,中断系统,.,46,MCS-51单片机的封装,双列直插式封装HMOS器件,方形封装CHMOS器件,.,47,端口线,.,48,控制线,.,49,电源线,Vcc：+5VVss：GN

11、D,.,50,几种晶振连接电路,.,51,8031连接片外存储器,.,52,MCS-51单片机的工作方式,复位方式程序执行方式单步执行连续执行节电方式掉电方式空闲方式编程与校验方式,.,53,复位方式,.,54,程序执行方式,单步执行逐条执行用户指令，用于调试用户程序利用单片机的外部中断功能实现连续执行所有单片机都需要的一种工作方式，被执行程序可放置在片内或片外ROM中单片机复位后PC0000H，因此需要在0000H放置一条跳转指令将PC指向程序开始的位置,.,55,节电工作方式,节电方式是一种降低功耗的工作方式，只有CMOS器件才有本方式，受电源控制寄存器PCON控制。节电方式分为：掉电方式

12、空闲方式,.,56,电源控制寄存器PCON,.,57,空闲方式,.,58,掉电方式,.,59,掉电/空闲方式的实际应用,.,60,编程与校验方式,.,61,8751编程方式,.,62,8751校验方式,.,63,编程/校验时序,.,64,EPROM保密编程,.,65,MCS-51三种周期,.,66,时序,.,67,时序示例,.,68,读外部ROM指令时序,.,69,读外部RAM指令时序,.,70,第3章MCS-51单片机指令系统,寻址方式。指令系统。,.,71,基本概念,指令。指使计算机完成某种操作的命令。指令系统。指令的集合称为指令系统。计算机的机器指令包括操作码和操作数两部分。操作码。表示

13、计算机执行什么样的操作。操作数。表示计算机参加运算操作要处理的数据信息。,.,72,指令的格式,.,73,指令的三种表现形式,.,74,指令的字节数,.,75,指令的分类,.,76,指令中的符号说明,.,77,指令对标志位的影响,.,78,寻址方式,MCS-51有7种寻址方式：直接寻址。立即寻址。寄存器寻址。寄存器间址。变址寻址。相对寻址。位寻址。,.,79,直接寻址,.,80,立即寻址,.,81,寄存器寻址,.,82,寄存器间址,.,83,变址寻址,.,84,相对寻址,.,85,位寻址,.,86,数据传送类指令,.,87,内部数据传送指令,.,88,立即型数据传送指令,.,89,直接型传送指

14、令,.,90,寄存器寻址的传送指令,.,91,寄存器间址传送指令,.,92,内部数据传送指令小结,.,93,外部ROM/RAM的传送指令,指令共7条，分为3类16位数的传送指令（1条）对外部ROM的读数指令（2条）对外部RAM的读写指令（4条）,.,94,16位数的传送指令,.,95,对外部ROM的读数指令,.,96,对外部ROM的读数指令举例,.,97,对外部RAM的读写指令,.,98,对外部RAM的读写指令举例,.,99,堆栈操作指令,堆栈操作共两条指令压栈指令弹出指令,.,100,压栈指令,.,101,弹出指令,.,102,堆栈指令举例,.,103,数据交换指令,数据交换指令共4条数据交

15、换指令（3条）半字节交换指令（1条）,.,104,数据交换指令,.,105,半字节交换指令,.,106,数据交换例1,.,107,数据交换例2,.,108,算术与逻辑运算和移位指令,这类指令共49条，包括算术指令（24条）逻辑指令（20条）移位指令（5条）,.,109,算术运算指令,算术运算指令可处理加、减、乘、除算术运算，包括：加法指令（13条）；减法指令（8条）；BCD调整指令（1条）；乘除指令（2条）；,.,110,不带Cy的加法指令,.,111,不带Cy加法指令示例1,.,112,不带Cy加法指令示例2,.,113,带Cy加法指令,.,114,加1指令,.,115,加法指令例子,.,1

16、16,带Cy减法指令,.,117,带Cy减法指令示例,.,118,减1指令,.,119,减法指令例子,.,120,BCD调整指令,.,121,BCD加法调整,.,122,BCD减法调整,.,123,乘除指令,.,124,逻辑运算指令,逻辑乘指令（6条）。逻辑加指令（6条）。逻辑异获指令（6条）。累加器清零和求反指令（2条）,.,125,逻辑乘指令,.,126,逻辑乘指令示例,.,127,逻辑加指令,.,128,逻辑加指令示例,.,129,逻辑异或指令,.,130,逻辑异或指令示例,.,131,累加器清零和取反指令,.,132,移位及半字交换指令,.,133,移位指令例1,.,134,移位指令例

17、2,.,135,控制转移及位操作指令,控制转移指令（17条）无条件转移指令（4条）条件转移指令（8条）子程序调用与返回指令（4条）空操作指令（1条）位操作指令（17条）,.,136,无条件转移指令,.,137,条件转移指令,累加器A判零转移指令（2条）比较转移指令（4条）减1条件转移指令（2条）,.,138,累加器A判零转移指令,.,139,累加器A判零转移指令示例,.,140,比较条件转移指令,.,141,比较条件转移指令示例,.,142,减1条件转移指令,.,143,减1条件转移指令示例,.,144,子程序调用与返回指令,包括：调用指令（2条）返回指令（2条）子程序的作用缩短用户程序长度节

18、省程序设计时间什么是子程序完整程序功能，如多字节加法子程序、三角函数子程序等通用性，可多次调用通过调用/返回指令完成对子程序的调用/返回调用指令的作用堆栈-断点地址（PC中）转入子程序的第一条指令执行返回指令的作用PC-断点地址（堆栈中）,.,145,子程序嵌套,.,146,短调用指令（2KB范围内）,.,147,长调用指令（64KB范围）,.,148,返回指令,.,149,子程序调用与返回指令例子,.,150,空操作指令,.,151,位操作指令,.,152,位传送指令,.,153,位置位/清零指令,.,154,位运算指令,.,155,以Cy中内容为条件的转移指令,.,156,以位地址内容为条

19、件的转移指令,.,157,第3章习题课,3-103-123-153-173-183-233-273-28,.,158,3-10,.,159,3-12,.,160,3-15,.,161,3-17,.,162,3-18,.,163,3-23,.,164,3-27,.,165,3-28,.,166,第4章汇编语言程序设计,汇编语言程序格式。汇编语言程序设计。,.,167,程序设计语言,.,168,汇编程序,.,169,汇编语句的格式,.,170,汇编语言的构成,.,171,ORG/END伪指令,.,172,EQU/DATA伪指令,.,173,DB/DW/DS伪指令,.,174,BIT伪指令,.,17

20、5,汇编语言程序的设计步骤,.,176,汇编语言程序的汇编,汇编语言源程序必须转换为机器语言才能够被MCS-51CPU执行，将汇编语言源程序转换为机器语言的过程称为“汇编”。可以采用以下两种手段进行汇编人工汇编查手册机器汇编汇编程序,.,177,汇编语言程序设计示例,简单程序及分支程序设计循环及查表程序设计子程序与运算程序设计,.,178,简单程序设计,.,179,.,180,.,181,分支程序设计,.,182,.,183,.,184,.,185,循环程序设计,.,186,循环程序结构,.,187,循环程序类型,.,188,.,189,.,190,.,191,查表程序设计,.,192,查表步

21、骤,.,193,.,194,.,195,子程序设计,.,196,子程序设计注意事项,.,197,.,198,.,199,运算程序设计,.,200,.,201,.,202,.,203,.,204,第5章半导体存储器,半导体存储器的分类。存储器容量的扩展方式。存储器与MCS-51的连接。,.,205,存储器的类型,.,206,存储器的层次,.,207,内存储器的组成,.,208,半导体存储器的种类,.,209,半导体存储器的技术指标,.,210,半导体存储器的发展前景,半导体存储器将继续沿着以下几个方面发展集成度存取速度工作电压及功耗,.,211,单译码半导体存储器结构,.,212,双译码半导体存

22、储器结构,.,213,只读存储器,掩膜ROM可编程PROM紫外光可擦除EPROM电可擦可编程EEPROM闪速存储器FlashMemory,.,214,掩膜ROM存储器原理,.,215,PROM存储器原理,.,216,EPROM存储器原理,.,217,典型EPROM、E2PROM芯片,EPROMIntel27128AEPROMIntel2764EEPROMIntel2815,.,218,27128、2764引脚图,.,219,27128原理图及工作方式,.,220,2815引脚及工作方式,.,221,静态RAM基本存储电路,.,222,动态RAM基本存储电路,.,223,常见RAM芯片,Inte

23、l6264Intel2116Intel2186,.,224,Intel6264(SRAM,8KB),.,225,Intel2116(DRAM,16Kx1),.,226,Intel2186(全集成化DRAM,8KB),.,227,存储器与CPU连接需考虑的主要问题,存储芯片选择（容量、个数）CPU总线的负载能力。在CPU与存储器间增加缓冲器、驱动器、地址译码器等以增强负载能力。CPU时序与存储器存取速度匹配。存储器地址分配（重叠地址空间）。控制信号连接。译码（线选法、部分译码、全译码）读写信号,.,228,存储器容量扩展,字数扩展位数扩展,.,229,存储器容量的位扩展,.,230,存储器容量的

24、字扩展,.,231,存储器与CPU的连接,.,232,线选法产生片选信号,.,233,74LS138,.,234,局部译码法产生片选信号,.,235,全译码法产生片选信号,.,236,各种片选的优缺点,.,237,MCS-51与存储器连接示例,.,238,.,239,.,240,.,241,.,242,.,243,第6章中断系统,中断的概念。中断处理过程。MCS-51的中断系统。,.,244,中断的概念,指CPU在正常运行程序时，因内部或外部事件要求CPU暂时中止执行原程序，转而执行其服务程序（称为中断服务程序），待服务完毕后自动返回执行原程序的过程。,.,245,中断的功能,同步操作，并行处

25、理。实时处理。故障处理。,.,246,中断源,.,247,中断的分类,.,248,中断嵌套,.,249,中断系统及其功能,可自动完成中断任务的逻辑电路及软件。包括：识别中断源对多个中断源进行优先级排队等一个中断系统应可完成下列任务：能实现中断响应、中断服务、中断返回。能实现中断优先级排队。能实现中断嵌套。能识别中断源及开关中断。,.,250,中断优先权的一般处理原则,多个中断源同时申请时，按优先权从高到低依次处理。高级别中断源可以中断级别较低且正在处理的中断，排斥同级，同时响应更高级别的中断请求。同级别多个中断源同时申请中断，应预先排好次序，依次逐个处理。,.,251,MCS-51的中断源,.

26、,252,MCS-51的中断标志,.,253,对中断允许的控制,.,254,对中断优先级的控制,.,255,MCS-51响应中断的条件,.,256,.,257,MCS-51对中断的响应时间,.,258,MCS-51对中断的撤除,防止CPU重复响应同一个中断,.,259,.,260,8259A中断控制器,.,261,8259A芯片结构,.,262,8259A的工作过程,.,263,8259A与总线的连接方式（1）,.,264,8259A与总线的连接方式（2）,.,265,8259A的使用（编程）,通过设置初始化命令字ICW1ICW4及操作命令字OCW1OCW3实现，任务包括优先级设置优先级循环方

27、式中断屏蔽方式中断结束方式中断请求的触发方式,.,266,8031对外部中断源的扩展方式,借用T0/T1扩展采用查询法扩展采用8259A扩展,.,267,借用定时器溢出中断扩展外部中断源,.,268,.,269,.,270,第7章并行I/O接口,接口的类型。MCS-51内部并行I/O接口。MCS-51并行I/O的扩展。MCS-51内部定时器/计数器。,.,271,什么是接口,.,272,为什么需要使用接口,.,273,接口电路的功能,数据缓冲数据格式转换地址译码及设备选择传递控制及状态信号电平转换,.,274,接口的类型,按照接口的功能分类：通用接口专用接口按照数据传送方式分类并行接口串行接口

28、,.,275,I/O接口的端口寻址,.,276,CPU与外设间的信号,CPU与外设之间交换的信息主要有3类：数据信息数字信号。“0或1”形式的二进制数据。模拟信号。传感器/控制器的输入/输出的表示温度、压力、流量、阀门等数据的电压或电流信号，需要A/D，D/A转换使用。开关量。表示开、关两种状态，例如电机的启动与停止等。状态信息反映外设的工作状态，如“准备好”或“忙”状态。控制信息读写控制信号、片选等。,.,277,接口的一般结构,接口电路一般包括以下部件：数据寄存器状态寄存器控制（命令）寄存器,.,278,I/O数据的四种传送方式,程序控制传送方式同步传送异步传送中断传送DMA（直接存储器存

29、取）方式,.,279,程序控制传送方式,.,280,无条件传送方式,.,281,条件传送方式,.,282,中断传送方式,.,283,中断传送方式的接口电路,.,284,DMA传送方式,不需要CPU参与。需要专用控制芯片控制总线的使用及数据存取。,.,285,MCS-51内部并行I/O端口,.,286,MCS-51并行I/O端口的操作方式,.,287,.,288,.,289,.,290,常用并行接口芯片介绍,8255A。8155。,.,291,8255A的基本特性,8255A是一个具有两个8位（A和B口）和两个4位（C口高低四位），最多可达24位的并行输入输出端口的接口芯片，它为Intel系列C

30、PU与外部设备之间提供TTL电平兼容的接口，如打印机、AD、DA转换器、键盘、步进电机以及需要同时两位以上信息传送的一切形式的并行接口。,.,292,8255A的引脚功能,.,293,8255A内部结构,.,294,8255A的控制字,方式控制字及对C口按位置位/复位控制字,.,295,8255A的工作方式,方式0是一种基本输入或输出方式，它适用于无需握手信号的简单输入输出应用场合，端口A、B、C都可作为输入或输出数据使用，端口B、C输出有锁存而输入无锁存。方式1也称选通的输入/输出方式。在这种方式下，无论是输入还是输出都通过应答关系实现，这时端口A或B用作数据口，端口C的一部分引脚用作握手信

31、号线与中断请求线。若端口A工作于方式1,则B可工作于方式0；若端口B工作于方式1,则A可工作于方式0或余下的13位可工作于方式0；若端口A和B同时工作于方式1,端口C余下的两位还可用于传送数据或控制信号。方式2也称选通的双向I/O方式，仅适用于端口A，这时A口的PA7-PA0作为双向的数据总线，端口C有5条引脚用作A的握手信号线和中断请求线，而B口和C口余下的3位仍可工作于方式0或1。,.,296,8255A方式0基本输入输出模式,.,297,8255A方式1选通输入模式,.,298,8255A方式1选通输出模式,.,299,8255A方式2双向输入输出模式,.,300,8155A基本特性,2

32、*8位I/O1*6位I/O256字节RAM1*14位定时器,.,301,8155A引脚及内部结构,.,302,8155A端口地址,.,303,8155A命令字,.,304,8155A状态字,.,305,8155A定时器长度字,.,306,8155工作方式,.,307,C口引脚在各种方式下的定义,.,308,选通I/O输入,.,309,选通I/O输出,.,310,8155A定时器长度字格式,.,311,8155A定时器初始化,.,312,8155A定时器应用举例,.,313,借用外部RAM地址扩展I/O端口,.,314,应用举例,.,315,.,316,采用8155扩展并行I/O端口（1）,.,

33、317,采用8155扩展并行I/O端口（2）,.,318,采用8155扩展并行I/O端口（3）,.,319,.,320,MCS-51内部的定时器/计数器,.,321,定时器控制寄存器TCON,.,322,定时器方式寄存器TMOD,.,323,MCS-51内部定时器工作方式,.,324,方式0,.,325,方式1,.,326,方式2,.,327,方式3（只有T0才有）,.,328,MCS-51对内部定时器的初始化,.,329,计数值初值的计算,.,330,定时器初值的计算,.,331,初值设置举例,.,332,应用举例(1),.,333,应用举例(2),.,334,第8章A/D与D/A接口,A/D与D/A转换器。MCS-51与A/D、D/A的接口。,.,335,A/D、D/A的用途,.,336,D/A转换器原理,.,337,T型电阻网络,.,338,D/A转换器性能指标,.,339,DAC0832结构,.,340,DAC0832引脚功能