存储器(15-16).ppt

1、1,第4章 存储系统,2,本章主要内容,4.1、概述(微型机的存储系统、分类及其特点) 4.2、典型芯片举例(半导体存储芯片的外部特性及其与系统的连接) 4.3、主存储器设计(存储器扩展技术),3,4.1 概 述,存储器是计算机的重要组成部分，用来存放计算机系统工作时所用的信息 程序和数据。 内容： 微型机的存储系统 半导体存储器的分类及其特点 存储器地址译码,4,1、微型机的存储系统,5,两大类内存、外存,内存存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM、ROM 外存存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取

2、。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘,6,Cache存储系统 解决速度问题 虚拟存储系统 解决容量问题,高速缓冲存储器 主存储器,主存储器 磁盘存储器,(3)、微型机的存储系统,7,(1)只读存储器ROM (2)随机存取存储器RAM,2、半导体存储器的分类,8,(1)只读存储器ROM 只读存储器(Read Only Memory ROM) 用户在使用时只能读出其中信息，不能修改或写入新的信息，断电后，其信息不会消失。 存储单元中的信息由ROM制造厂在生产时一次性写入，称为掩膜ROM（Masked RO

3、M）； PROM(Programmable ROM 可编程ROM) PROM中的程序和数据是由用户自行写入的，但一经写入，就无法更改，是一次性的ROM；,9, EPROM(Eraseble Programmable ROM 可擦除可编程ROM) 可由用户自行写入程序和数据，写入后的内容可用紫外线灯照射擦除，然后可以重新写入新的内容，可以多次擦除，多次使用。 E2PROM(Electrically Eraseble Programmable ROM 电可擦除可编程ROM) 可用电信号进行清除和改写的存储器，使用方便。,10,随机存取存储器(Random Access Memory) RAM的特点

4、是存储器中的信息能读能写，且对存储器中任一单元的读或写操作所需要的时间基本是一样的。断电后，RAM中的信息即消失。 分为两类： SRAM (Static RAM 静态RAM) SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”。只要电源不撤除，信息不会消失，不需要刷新电路。,(2)随机存取存储器RAM,11,DRAM (Dynamic RAM 动态RAM) DRAM是利用电容端电压的高低来表示“1”和“0”，为了弥补漏电需要定时刷新。一般微机系统中的内存采用DRAM，配有刷新电路，每隔12ms刷新一次。,12,(1)存储容量 (2)存储速度 (3)可靠性,3、存储器的性能指标,13,(

5、1)存储容量,存储容量 是指一块存储芯片上所能存储的二进制位数。 假设存储芯片的存储单元数是M， 一个存储单元所存储的信息的位数是N，则其存储容量为MN。,D7 D1D0,14,例1、已知单片6116芯片的地址线是11位， 每个存储单元是8位，求其存储容量? 解: 因为可编址范围211 ，即M 211 ， 每个存储单元可存8位，即N 8， 所以， 6116的存储容量 = 2118 = 210248 = 2K8 2KB,15,例2、若要组成64K字节的存储器，以下芯片各需几片? 6116(2K8) 4416(16K4),解: (64K8) ( 2K8)=32(片) (64K8) ( 16K4)=

6、 8 (片),16,区别：微机的最大内存容量和微机装机容量 。 微机的最大内存容量 由CPU的地址总线决定。 如：PC486，地址总线是32位， 则，内存容许最大容量是232=4G； 实际的装机容量 由实际使用的若干片存储芯片组成的总存储容量。,17,存储器的存取速度是影响计算机运算速度的主要因素，用两个参数来衡量： 存取时间TA （Access Time） 定义为启动一次存储器操作（读或写），到完成该操作所经历的时间。 存储周期TMC（Memory Cycle） 定义启动两次读（或写）存储器操作之间所需的最小时间间隔。,(2)存储速度,18,存储器的可靠性用MTBF来衡量。 MTBF即Mea

7、n Time Between Failures 平均故障间隔时间，MBTF越长，表示可靠性越高。,(3)可靠性,19,4、存储器的基本结构,1、存储体 由多个基本存储单元组成，容量即为MN； 2、地址寄存器（地址锁存器） 锁存CPU送来的地址信号； 3、地址译码器 对地址信号进行译码，选择存储体中要访问的存储单元； 4、读/写驱动电路 包括读出放大和写入电路； 5、数据缓冲器 芯片数据信号经双向三态门挂在数据总线上，未选中该片，呈高阻状态； 6、读/写控制电路 接受来自CPU的片选信号、读/写信号。（对ROM只读；对DRAM刷新信号）,20,“读”操作工作过程,（1）送地址 CPU通过地址总线

8、将地址送入地址寄存器，并译码； （2）发出“读”命令 CPU通过控制总线将“存储器读”信号送入读/写控制电路； （3）从存储器读出数据 读/写控制电路根据 “读”信号和片选信号选中存储体中的某一存储单元，从该单元读出数据，送到数据缓存器。再经过数据总线送到CPU。,21,“写”操作工作过程,（1）送地址 CPU通过地址总线将地址送入地址寄存器，并译码； （2）发出“写”命令 CPU通过控制总线将“写”信号送入读/写控制电路； （3）写入数据到存储器 读/写控制电路根据 “写”信号和片选信号选中存储体中的某一存储单元，将数据总线上的数据，送到数据缓存器，再写入到选中的存储单元。,22,4.2、典

9、型存储器芯片及地址译码,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7, , ,1. 译码电路,23,将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。,24,存储器译码有三种方法：,全译码法 部分译码法 线选法,25,全地址译码,用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。,存储器 芯片,译 码 器,低位地址,高位地址,全部地址,片选信号,26,全地址译

10、码举例,例 若将 6264芯片的地址范围按排为：F0000HF1FFFH，设计地址译码电路。 11110000000 11110001111,A19,A18,A17,A16,A15,A14,A13,&,1,CS1,A12 A0,D7 D0,高位地址线全部参加译码,6264,A12-A0,D7-D0,OE WE,27,部分地址译码,用部分高位地址信号（而不是全部）通过译码电路形成片选信号。 被选中得存储器芯片将占有几组不同的地址范围。芯片每个存储单元地址不唯一。,28,部分地址译码举例,同一物理存储器占用两组地址： F0000HF1FFFH B0000HB1FFFH A18不参与译码,A19,A

11、17,A16,A15,A14,A13,&,1,到 6264 CS1,29,再例.IBM PC/XT 与SRAM6116的连接,见书P253,图4.31。,30,选择使用74LS138译码器构成译码电路,31,74LS138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C),1,1,1,1,1,1,1,1,X X X,其 他 值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,1,1,0,1,1,1,1,

12、1 0 0,1 0 0,1,1,1,1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,C B A,G1 G2A G2B,32,应用举例:,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,G1,G2A,G2B,C,B,A,&,&,A19,A14,A13,A17,A16,A15,+5V,Y0,下图中A18不参与译码，故6264的地址范围为：,3

13、8000H39FFFH 78000H79FFFH,6264,33,2. 典型芯片,(1)、静态数据存储器（SRAM） 有两种操作：读操作和写操作。 常用的SRAM有： 6116（2Kx8) 211X8bit 6232 (4KX8) 212X8bit 6264 (8KX8) 213X8bit 62128(16KX8) 214X8bit 62256 (32KX8) 215X8bit 适用于较小系统。 这类存储器，数据线为8条，容量不同地址线不同。容量与地址线的关系为2n x8bit，n为地址线根数。每个地址单元存储8为二进制信息。只要不掉电，信息会稳定保持，不需要刷新。,34,SRAM芯片HM 6

14、116(简称6116） 11条地址线，8位数据线，3条控制线，两条电源线，单片存储容量2K8 。,35,(2)、动态随机存储器DRA,特点： DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂。 刷新定时间隔一般为几微秒几毫秒。 DRAM的特点是集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。 DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用DRAM制造的。,36,典型DRAM芯片216

15、4A,2164A (64KX1) 216X1bit 8条地址线，2位数据线(输出和输入），3条控制线，两条电源线，单片存储容量64K1 。 地址线采用分时复用，由CAS（列选通）和RAS（行选通），从而实现16位地址线，M216 64K。 地址线的数量仅为同等容量SRAM芯片的一半。,37,主要引线,RAS：行地址选通信号，用于锁存行地址； CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在地址锁存器中。 DIN： 数据输入 DOUT：数据输出,WE=0 数据写入 WE=1 数据读出,WE：写允许信号,38,(3) 典型EPROM,EPRO

16、M 2764 (8KX8) 213X8bit 其引脚与SRAM 6264完全兼容。 地址信号：A0 A12 数据信号：D0 D7 输出信号：OE 片选信号：CS 编程脉冲输入：PGM,39,(4) 典型E2PROM芯片2864A,8K8bit芯片 13根地址线（A0 A12） 8位数据线（D0 D7） 输出允许信号（OE） 写允许信号（WE） 选片信号（CE） 状态输出端（READY/BUSY）,40,E2PROM的应用,可通过编写程序实现对芯片的读写，但每写入一个字节都需判断READY/BUSY 端的状态，仅当该端为高电平时才可写 入下一个字节。,41,(5)、闪速E2PROM,特点： 通过

17、向内部控制寄存器写入命令的方法来控制芯片的工作方式，而非用引脚的信号来控制芯片的工作。 应用 便携式闪存硬盘 (6)、串行E2PROM I2CEEPROM 24C01/24C02/24C04 93C46/93C56/93C66,42,4.3、 存储器扩展技术,位扩展扩展每个存储单元的位数。 字扩展扩展存储单元的个数。 字位扩展二者的综合。,用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。,43,位扩展例,例、用8片2164A芯片构成64KB（64Kx8bit）存储器。 2164A: 64K x 1，需8片构成64K x 8（64KB）

18、,LS138,A16A19,2164A,2164A,2164A,DB,AB,D0,D1,D7,A0A7/ A8A15,译码输出,读写信号,A0A19,D0D7,A0A7/ A8A15,44,归纳位扩展方法： 将每片的地址线并联、控制线并联，数据线分别引出。 位扩展特点： 地址空间不扩展，位数扩展。 各片存储器的地址空间相同。 再例. 见书P217 图4.33，IBM PC/XT RAM子系统，内存条是由36片2164分4组构成256KB,45,字扩展,地址空间的扩展。适用于芯片每个单元中的字长满足，但单元数不满足情况。 扩展原则： 每个芯片的地址线并联、数据线并联、控制线并联，仅片选端分别引出

19、，以实现每个芯片占据不同的地址范围。,46,例. 选用6116芯片和2732芯片构成8KBRAM和8KBROM存储系统。 需4片6116和2片2732，进行字扩展。,47,48,再例. 见书P216 图4.32 ,IBM PC/XT ROM子系统。,49,字位扩展,根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求；进行字扩展以满足容量要求。 若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为： （M / L） （N / K）,50,4.4 8088系统中存储器的连接方法,存储器与8088系统总线的连接的要点： 存储器的地址范围？ 根据要求的地址范围可确定

20、用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。 系统总线上与存储器有关的信号线有哪些？ 熟悉与存储器有关的总线信号和存储芯片引脚的功能。 译码电路的构成（译码器的连接方法） 系统地址空间一般比存储芯片的容量大（即总线中的地址线数多于存储芯片的地址线数），物理内存实际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何进行地址译码。,51,8088系统中存储器连接涉及到的总线信号包括： 地址线A19-A0 数据线D7-D0 存储器读信号MEMR（RD 、M/IO） 存储器写信号MEMW（WR 、M/IO ） 需要考虑的存储芯片引脚 地址线An-1-A0：接地址总线的An-1-A0 数据线D7-D0：接数据总线的D7-D0 片选信号CS (CE) (可能有多根)：接地址译码器的片选输出 输出允许OE(有时也称为读出允许) ：接MEMR（RD 、M/I