第2章-数电-逻辑门电路-课件模板.ppt_第1页
第2章-数电-逻辑门电路-课件模板.ppt_第2页
第2章-数电-逻辑门电路-课件模板.ppt_第3页
第2章-数电-逻辑门电路-课件模板.ppt_第4页
第2章-数电-逻辑门电路-课件模板.ppt_第5页
免费预览已结束,剩余65页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第2章 逻辑门电路,2.1 概述 2.2 分立元件门电路 2.3 TTL逻辑门电路 3.4 MOS门电路 3.5 TTL电路MOS电路的接口,2.1 概述,门电路的作用:是用以实现逻辑关系的电子电路,与基本逻辑关系相对应。,门电路的主要类型:与门、或门、与非门、或非门、异或门等。,门电路的输出状态与赋值对应关系:,正逻辑:高电位对应“1”;低电位对应“0”。,混合逻辑:输入用正逻辑、输出用负逻辑;或者输入用负逻辑、输出用正逻辑。,一般采用正逻辑,负逻辑:高电位对应“0”;低电位对应“1”。,在数字电路中,对电压值为多少并不重要,只要能判断高低电平即可。,K开-VO输出高电平,对应“1” 。 K

2、合-VO输出低电平,对应“0” 。,门 (电子开关),满足一定条件时,电路允 许信号通过 开关接通 。,开门状态:,关门状态:,条件不满足时,信号通不过 开关断开 。,开关 作用,二极管,反向截止:,开关接通,开关断开,三极管(C,E),饱和区:,截止区:,开关接通,开关断开,正向导通:,2.2.1 二极管与门电路,逻辑变量,逻辑函数,( uD=0.3V ), 2.2 分立元件门电路,逻辑式:F=A B,逻辑符号:,2.2.2二极管或门,逻辑式:F=A+B,逻辑符号:,2.2.3 三极管反相器,钳位二极管,逻辑式:,逻辑符号:,2.3 TTL逻辑门电路,数字集成电路:在一块半导体基片上制作出一

3、个完整的逻辑电路所需要的全部元件和连线。使用时接:电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。,TTL型电路:输入和输出端结构都采用了半导体晶体管,称之为: Transistor Transistor Logic。,2.3.1 TTL集成门电路的结构,TTL集成门电路的结构一般分为三级,即输入级、中间级和输出级。,完成信号输入放大作用,完成信号处理及耦合作用,完成驱动放大作用,1.输入级形式,C=A,C=A+B,C=AB,C=AB,2.中间级形式, 单变量分相器,对于功能不同的门,这部分电路不一样。例如TTL与非门中间级就是分相器;或非门中间级就是线与电路。

4、,分相器的逻辑表达式为:, A+B分相器,A、B中有一个为高电平,VT1、VT2必有一个饱和导通,F2必然为高电平,F1为低电平。, A+B分相器,A、B均为低电平,VT1、VT2都截止,F2必然为高电平,F1为低电平。,输入、输出的逻辑关系为:,其输出与输入变量的逻辑关系为:,根据以上分析,不难得到n个变量之(或)的分相器。,3.输出级形式,TTL集成门电路输出有四种输出形式,即(a)集电极开路输出,(b)三态门输出,(c)图腾柱输出,(d)复合管和图腾柱输出。,(a),(b),特点:具有控制VT1、VT2均截止的电路,当控制有效时,输出端F呈高阻态;当控制无效时,按逻辑门正常功能输出0,1

5、两态。,特点:要接负载电阻RL和驱动电压VCC,实现高压、大电流驱动。,3.输出级形式,TTL集成门电路输出有四种输出形式,即(a)集电极开路输出,(b)三态门输出,(c)图腾柱输出,(d)复合管和图腾柱输出。,(c),(d),特点:任何时候作为输出的两个三极管,总有一个处于截止状态,而另一个处于饱和导通状态,该电路具有较强的驱动能力。,特点:具有图腾柱输出和复合管输出的特点,有极强驱动能力。,2.3.2 集成TTL逻辑门,一、TTL与非门,输入级,输出级,中间级,T1 多发射极晶体管:实现“与”运算。,“非”,与非门,输出级,“与”,1. 任一输入为低电平(0.3V)时,0.7V,不足以让

6、T2、T5导通,0.7V,uo=5-uR2-ube3-ube43.4V 高电平!,逻辑关系:任0则1。,电位被钳 在2.1V,全反偏,1V,2. 输入全为高电平(3.4V)时,全反偏,uF =0.3V,逻辑关系:全1则0。,二、 集电极开路的与非门(OC门),1、 问题的提出,标准TTL与非门进行与运算:,能否“线与”?,(Open Collector),TTL与非门的输出电阻很低。这时,直接线与会使电流 i 剧烈增加。,i,功耗,T4热击穿,UOL ,与非门2:,不允许直接“线与”,与非门1 截止,与非门2 导通,UOH,UOL,与非门1:,问题:TTL与非门能否直接线与?,集电极悬空,应用

7、时输出端要接一上拉负载电阻 RL 。,2、OC门结构,特点:RL 和UCC 可以外接。,3、 OC门可以实现“线与”功能。,OC门输出并联的接法及逻辑图,三、 三态输出门电路,E 控制端,1、结构,2、工作原理,1) 控制端E=0时的工作情况:,2) 控制端E=1时的工作情况:,功能表,3、三态门的符号及功能表,功能表,三态门主要作为TTL电路与总线间的接口电路。,4、三态门的用途,工作时,E1、E2、E3分时接入高电平。,2.4 CMOS门电路,MOS电路的特点:,2. 是电压控制元件,静态功耗小。,3. 允许电源电压范围宽(318V)。,4. 扇出系数大,抗噪声容限大。,优点,1. 工艺简

8、单,集成度高。,缺点:工作速度比TTL低 。,2.4.1 NMOS门电路,一、NMOS非门,A,二、NMOS或非门,VT1、VT2为驱动管,VT3为负载管。要求RDS3远大于RDS1RDS2。只要A、B中有一个为高电平,则必有一个驱动管导通,输出F为低电平;只有A、B全为低电平时,VT1、VT2全截止,输出F才为高电平。可见电路实现了或非门功能,即:,三、NMOS与非门,VT1、VT2为驱动管,VT3为负载管。要求RDS3远大于(RDS1+RDS2)。只有A、B全为高电平时,VT1、VT2才同时导通,输出F才为低电平;若A、B中有一个为低电平,VT1、VT2至少有一管截止,输出对地不通,输出F

9、为高电平。可见电路实现了与非功能,即:,四、NMOS与或非门,VT1、VT2、VT3、VT4为驱动管,VT5为负载管。要求RDS5远大于 (RDS1+RDS2)(RDS3+RDS4)。其输出与输入变量的逻辑关系为与或非关系。即:,2.4.2 CMOS门电路,由N沟道和P沟道两种MOSFET组成的电路为互补MOS或CMOS电路。,一、CMOS反相器,A=0,导通,UGSP=VDD,截止,F为高电平,2.4.2 CMOS门电路,由N沟道和P沟道两种MOSFET组成的电路为互补MOS或CMOS电路。,一、CMOS反相器,A=1,截止,导通,F为低电平,则输入输出的逻辑关系为:,二、CMOS传输门(T

10、G),传输门就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。因VTP和VTN是结构对称的器件,它们的源极和漏极是可以互换的。,设它们的开启电压|VT|=2v,且输入的模拟信号的变化范围为5v到5v。为使衬底与漏源极之间的PN结任何时刻都不致正偏,故TP的衬底接5v,而TN的衬底接5v电压。,当C端接-5v时,VTN的栅压即为-5v,uI在-5v+5v范围内的任意值时,VTN均不导通。同时,VTP的栅压为+5v,VTP亦不导通。可见,当C接低电平时,开关是断开的。 为了使开关接通,可将C端接高电压+5v,uI在-5v+3v的范围内,VTN导通。同

11、时,VTP的栅压为-5v, uI在-3v+5v的范围内,VTP将导通。,由以上分析可知,当uI-3v时,仅有VTN导通,而当uI+3v时,仅有VTP导通。当uI在-3v+3v的范围内,VTN和VTP两管均导通。进一步分析还可以看到,一管导通的程度越深,另一管的导通程度则相应地减少。这是CMOS传输门的优点。,三、CMOS与非门,A、B中只要有一个为低电平,就会使两个相串连的NMOS管截止,使两个相并联的PMOS管导通,输出F为高电平。 当A、B全为高电平时,才会使两个串联NMOS管都导通,使两个并联型PMOS管都截止,输出为低电平。 则这种电路具有与非的逻辑功能,即:,四、CMOS或非门,CM

12、OS或非门如下图所示。其中VTP1、VTP2是两个串联的PMOS管,VTN1、VTN2是两个并联的NMOS管。,当输入变量A、B中只要有一个为高电平,就会使与它相连的NMOS管导通,与它相连的PMOS管截止,输出F为低电平。只有A、B全为低电平时,两个并联的NMOS管都截止,而两个串联的PMOS都导通,输出F为高电平。则这种电路具有或非功能,即:,五、CMOS与或非门,CMOS与或非门电路由三个与非门基本电路和一个反相器构成。,等效电路,六、CMOS异或门,VTP1、VTP2、VTN1、VTN2组成或非门,其输出控制着VTP5和VTN5的状态,当P=0时,VTP5导通,VTN5截止;当P=1时

13、,VTP5截止,VTN5导通。而当VTP5导通、VTN5截止时,VTP3、VTP4、VTN3、VTN4组成与非门;当VTP5截止,VTN5导通时,F通过VTN5到地。,由电路可知: 当P=0时,因VTP5导通,VTN5截止,VTP3、VTP4、VTN3、VTN4组成了与非门,则 当P=1时,由于VTP5截止,VTN5导通,则,整理上述结果,可得到电路的真值表:,七、CMOS三态门电路,三态输出门是在普通门的基础上,增加了控制端和控制电路构成。,CMOS三态门一般有三种形式:,当 =1时,VTN1截止,VTP1截止,输出F高阻抗。当 =0时,VTN1、VTP1均导通,F= ,电路处于正常工作状态

14、。 =0有效。,七、CMOS三态门电路,三态输出门是在普通门的基础上,增加了控制端和控制电路构成。,CMOS三态门一般有三种形式:,当 =1时,TG截止,F为高阻态。当 =0时,TG导通,F= ,处于正常工作状态。 =0有效。,七、CMOS三态门电路,三态输出门是在普通门的基础上,增加了控制端和控制电路构成。,CMOS三态门一般有三种形式:,当 =1时,VTP2截止,VTN1截止,输出F为高阻抗。当 =0时,VTP2导通,F= =A。电路处于正常工作。,八、CMOS漏极开路门(OD门),CMOS漏极开路门有多种多样,上图所示的是CMOS与非门的电路。这类电路有如下主要特点:输出MOS管的漏极是

15、开路的。图中虚线所示。可以实现线与功能 ,即可以把几个OD门的输出端用导线连接起来实现与运算。可以用来实现逻辑电平变换。带负载能力强。,附: 门电路的常见逻辑符号,国标,2.5 TTL电路和CMOS 电路的接口,TTL和CMOS电路的电压和电流参数各不相同,需要采用接口电路。 一般要考虑两个问题: 一是要求电平匹配,即驱动门要为负载门提供符合标准的输出高电平和低电平; 二是要求电流匹配,即驱动门要为负载门提供足够大的驱动电流。,返回,驱动门 负载门 VOH(min) VIH(min) VOL(max) VIL(max) IOH(max) nIIH(max) IOL(max) mIIL(max)

16、,表2-7 各种系列门电路的主要参数,1. TTL门驱动CMOS门,(1)电平不匹配 TTL门作为驱动门,它的UOH2.4V,UOL0.5V; CMOS门作为负载门,它的UIH3.5V,UIL1V。 可见,TTL门的UOH不符合要求。 (2)电流匹配 CMOS电路输入电流几乎为零,所以不存在问题。,(3)解决电平匹配问题,图2-33 TTL门驱动CMOS门, 外接上拉电阻RP 在TTL门电路的输出端外接一个上拉电阻RP,使TTL门电路的UOH5V。(当电源电压相同时),选用电平转换电路(如CC40109) 若电源电压不一致时可选用电平转换电路。 CMOS电路的电源电压可选318V; 而TTL电

17、路的电源电压只能为5V。, 采用TTL的OC门实现电平转换。 若电源电压不一致时也可选用OC门实现电平转换。,2. CMOS门驱动TTL门,(1)电平匹配 CMOS门电路作为驱动门,UOH5V,UOL0V; TTL门电路作为负载门,UIH2.0V,UIL0.8V。 电平匹配是符合要求的。,(2)电流不匹配 CMOS门电路4000系列最大允许灌电流为0.4mA, TTL门电路的IIS1.4 mA, CMOS4000系列驱动电流不足。,(3)解决电流匹配问题,CMOS电路常用的是4000系列和54HC/74HC系列产品,后几位的序号不同,逻辑功能也不同。, 选用CMOS缓冲器 比如,CC4009的驱动电流可达4 mA。 选用高速CMOS系列产品 选用CMOS的54HC/74HC系列产品可以直接驱动TTL电路。,表2-8 常用集成门电路(TTL系列),表2-8 常用集成

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论