设计指导AltiumDesigner基于FPGA嵌入式系统设计课件

1、1、嵌入式系统设计教程，Altium Designer是一个新的在FPGA上实现系统开发的设计平台，2、基于FPGA的硬件设计，以下是Altium Designer上完整的嵌入式系统设计过程首先，创建新的FPGA项目1 .选择菜单filenew FPGA项目后，在项目栏中显示新的FPGA项目名称，选择菜单FileSave Project，在对话框中显示项目名称Test 如果在项目栏中选择了“File View”选项，则属于当前项目的所有文件都将列在项目中。 图1的工程栏-FPGA工程的制作，3，基于FPGA的硬件设计，2 .选择菜单FileNewSchematic，保存电路图，命名为Test.

2、schdoc。 制作图2的图纸栏-电路图，4，基于FPGA的硬件设计，3然后用电路图完成硬件设计。 在这个例子中，使用FPGA工程设备，例如基于51的处理器核、RAM存储器、通电时序控制、排他门和Nexus协议接口。 Altium Designer设备位于FPGA集成库中，单击窗口右侧的libraries栏，选择设计所需的设备，并将其拖动到电路图中。 图3的集成库，5，基于FPGA的硬件设计，具有用于设计的设备和设备的集成库如下表，6，基于FPGA的硬件设计，4 .所有设备如下图配置，图4配置设备，7，基于FPGA的硬件5 .使用工具栏的工具如下图所示连接，图中的红色部分可以连接不同总线宽度的

3、端口。 将两个设置为9.0，8，基于FPGA的硬件设计，6 .选择新的VHDL文件，菜单filenew VHDL文档，保存为Test1.VHDL，图6新的VHDL文件，9，基于FPGA的硬件USE ieee.std_logic_1164.ALL； 实体测试1导入(d : instd _ logic _ vector (7下载到0 ) q : out STD _ logic _ vector (7下载到0 ) )； 结束测试1； architecturertloftestisbeginprocess (d ) begincasediss，10，基于FPGA的硬件设计，when x“00=QQ、Q

4、Q、QQ=x17； 11、基于FPGA的硬件设计，when X“09=Q Q Q Q Q Q Q=XFF； 结束情况； 结束处理； 结束RTL； 12、基于FPGA的硬件设计，结果如图7所示，在图7 VHDL输入、13、基于FPGA的硬件设计、8 .电路图编辑画面中，选择菜单designcreatesheetsymbolfromsheet，弹出窗口图8、图8、VHDL图表、14、基于FPGA的硬件设计、图9所示的图表、图9、VHDL图表、15、基于FPGA的硬件设计、9 .在图10中连接图表、图10中连接图表、16、基于FPGA 如果选择菜单tools，打开quiet，在弹出的对话框中选择ok

5、，电路图的元素就会自动排列。 添加图11的自动标记元件、17、基于FPGA的硬件设计、11 .配置文件，选择项目配置管理器，然后使用弹出窗口(图14 )左下方的Configurations选项在新的弹出式窗口中输入新的部署名Test，单击ok，然后单击Constraints Files选项中的ADD，并在该软件安装目录中打开一个弹出式对话框，如图12所示选择NB1_6_EP1C12Q240 (取决于用于设计的子板或FPGA设备)，然后单击on以显示结果，如图13所示，并选中Test下的复选框。 最后点击Ok。 配置文件已添加到设计中。 参见图15。 图12添加约束文件，18，基于FPGA的硬件

6、设计，图13添加部署，19，基于FPGA的硬件设计，图14部署窗口，20，基于FPGA的硬件设计，图15部署文件，21，基于FPGA的硬件设计，12 选择VHDL文件projectrecompilefpgaprojecttest.prjfpg，在电路图编辑环境中单击窗口底部的System选项，选择Messages，并检查是否发生了错误，如图16所示图16检查错误信息，22，内容，基于FPGA的嵌入式软件设计，23，基于FPGA的嵌入式软件设计，1 .菜单选择filenew嵌入式项目，新的嵌入式项目名称为项目如果在项目栏中选择了“File View”选项，则属于当前项目的所有文件都将列在项目中。

7、 图17中的新嵌入式项目，24，基于FPGA的嵌入式软件设计，2 .在嵌入式项目上单击鼠标右键，在弹出窗口中选择add new to projectc文件，然后如图18所示选择图18中的新嵌入式项目基于FPGA的嵌入式软件设计，将文件保存为Test文件名，在编辑画面中输入c语言代码，图19图19 C语言输入，26，基于FPGA的嵌入式软件设计，void main (void main ) unsignedcharx=。 无符号短I； for (； )P1=x； for(i=0； i0 xFFff； i ) _asm(nop )，27，基于FPGA的嵌入式软件设计，保存Test.C文件，在c语言

8、编辑屏幕上显示菜单项目选项，在弹出窗口上显示配置项目，在下拉菜单上显示任务，图20编译器选项，28，基于FPGA的嵌入式软件设计，右键单击Test.PRJEMB项目，然后在弹出式窗口中选择recompileembeddedprojecttest.prjemb，出错、图21的编译结果、29、内容、系统级设置和下载、30、系统级设置和下载，以上介绍了基于FPGA的硬件设计和内置软件设计过程，以下介绍了系统级设计和调试。 1 .在电路图编辑画面中，双击组件TSK51A_D，在弹出的设备属性窗口中，在右侧的Parameters for U1-TSK51A_D栏中，将ChildCore1的值用于设计的r

9、ams _ 8 保存电路图。 RAMS_8x1K和TSK51A_D相关联。 建立图22的组件关联、31、系统级的设定和下载、FPGA硬件和内置软件的关联，在项目窗口中选择Structure Editor的项目，如图23所示，选择test.prj 再次选择File View项目，保存设计文件。 图23的硬件和软件的关联，32，系统级别的设定和下载，图24的关联被确立，33，系统级别的设定和下载，3 .当选择菜单的视图设备视图时，如图25所示点击图25的设备界面、34、系统级的设置和下载、Live复选框，扫描当前的开发板的使用情况(请事先确认开发板和用户计算机是否正确连接，并打开电源) 如图26所示。 另外，图26与开发板的连接，35，系统级别的设置和下载，图27示出了开发板中当前使用的设备，系统通过扫描自动在接口上显示设备，并在设备上依次有4个工作区，并带有指示灯也可以直接点击Program FPGA来完成所有流程。 完成后，文本框的部分成为当前配置，如图28所示。 完成图27系统扫描的设备、图28下载过程、36、系统级设置和下载、编译、下载等过程后，可以在开发板上发布实际结果。 图29是用于设计的处理器核心，只需修改软件，就