4 第三章 数字电子技术.ppt

1、第三章 数字电子技术基础,研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。,在模拟电路中，晶体管一般工作在放大状态。,研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式或波形图表示。,在数字电路中，三极管工作在开关状态下，即工作在饱和状态或截止状态。,一、二进制：,以二为基数的记数体制。 表示数的两个数码：0, 1 遵循逢二进一的规律,（1001) B =,= ( 9 ) D,3.1 逻辑代数基础,3.1.1 数制和编码,二、十六

2、进制：,半斤八两,0,1, 2, 3, 4, 5, 6, 7, 8, 9, A(10), B(11), C(12), D(13), E(14), F(15),(4E6)H =,4162+14 161+6 160,= ( 1254 ) D,三、十六进制与二进制之间的转换：,(10011100101101001000)B=,从末位开始 四位一组,(1001 1100 1011 0100 1000)B =,=( 9CB48 ) H,十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第0位，然后依次用二除所得的商，余数依次是K1、K2、。,四、十进制二进制之间,转换过程：,(25)D=(1

3、1001)B,目前计算机中用得最广泛的文字集及其编码，是由美国国家标准局(ANSI)制定的ASCII码（American Standard Code for Information Interchange，美国标准讯息交换码），它已被国际标准化组织（ISO）定为国际标准，称为ISO 646标准 。 基本的ASCII字符集共有128个字符，其中有96个可打印字符，包括常用的字母、数字、标点符号等，另外还有32个控制字符。标准ASCII码使用7个二进位对字符进行编码，最高位作为奇偶校验位。,五、 ASCII码,由于标准ASCII字符集字符数目有限，在实际应用中往往无法满足要求。为此，国际标准化组织

4、又制定了ISO2022标准，它规定了在保持与ISO646兼容的前提下将ASCII字符集扩充为8位代码的统一方法。 ISO陆续制定了一批适用于不同地区的扩充ASCII字符集，每种扩充ASCII字符集分别可以扩充128个字符，这些扩充字符的编码均为高位为1的8位代码（即十进制数128255），称为扩展ASCII码。,用四位二进制数表示09十个数码，即为BCD码 。四位二进制数最多可以有16种不同组合，不同的组合便形成了一种编码。主要有： 8421码、 5421码、2421码、余3码等。,数字电路中编码的方式很多，常用的主要是二 十进制码（BCD码）。,BCD-Binary-Coded-Decima

5、l,六、BCD码,在BCD码中，十进制数 (N)D 与二进制编码 (K3K2K1K0)B 的关系可以表示为：,(N)D= W3K3 +W2K2+W1K1+W0K0,W3W0为二进制各位的权重,所谓的8421码，就是指各位的权重是8, 4, 2, 1。,二进制数,自然码,8421码,2421码,5421码,余三码,（1）“与”逻辑,A、B、C条件都具备时，事件F才发生。,逻辑符号,一、基本逻辑关系：,3.1.2 逻辑代数与基本逻辑关系,（2）“或”逻辑,A、B、C只有一个条件具备时，事件F就发生。,逻辑符号,（3）“非”逻辑,A条件具备时 ，事件F不发生；A不具备时，事件F发生。,逻辑符号,（4

6、）几种常用的逻辑关系逻辑,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非：条件A、B、C都具备，则F 不发生。,或非：条件A、B、C任一具备，则F不 发生。,异或：条件A、B有一个具备，另一个不具备则F 发生。,二、逻辑代数的基本定律, 基本运算规则,A+0=A A+1=1 A 0 =0 A=0 A 1=A, 基本代数规律,交换律,结合律,分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A (B C)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C), 吸收规则,原变量的吸收：,

7、A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,反变量的吸收：,证明：,例如：,混合变量的吸收：,证明：,例如：, 反演定理：,可以用列真值表的方法证明：, 真值表：将输入、输出的所有可能状态一一对应地列出。,设A、B、C为输入变量，F为输出变量。,三、逻辑函数的表示法, 逻辑函数式,把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，又称为逻辑函数式，通常采用“与或”的形式。,若表达式的乘积项中包含了所有输入变量的原变量或反变量，则这一项称为最小项，上式中每一项都是最小项。,若两个最小项中只有一个变量以原、反状态相区别

8、，则称它们为逻辑相邻。,卡诺图：,将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。,卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。,两变量卡诺图,三变量卡诺图,有时为了方便，用二进制对应的十进制表示单元编号。,F( A , B , C )=( 1 , 2 , 4 , 7 ),1,2,4,7单元取1，其它取0,利用卡诺图化简：,AB,F=AB+BC,化简过程：,逻辑图：,把相应的逻辑关系用逻辑符号和连线表示出来。,F=AB+CD,门电路是用以实现逻辑关系的电子电路，与基本逻辑

9、关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。,在数字电路中，一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。,3.2 TTL门电路,只要能判断高低电平即可,K开-Vo=1, 输出高电平 K合-Vo=0, 输出低电平,可用三极管代替,三极管的开关特性：,（1-39）,TTL门电路，输入级和输出级均为三极管结构，称为 Transistor-Transistor Logic即TTL电路。,3.2.1 TTL与非门的基本原理,任一输入为低电平（0.3V）时,1V,不足以让 T2、T5导通,任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.4V高电平

10、！,输入全为高电平（3.4V）时,电位被嵌 在2.1V,全反偏,1V,Vbe5+Vce2=0.7+0.3=1.0,输入全为高电平（3.4V）时,全反偏,uF=0.3V,一、电压传输特性,测试电路,UOL,(0.3V),传输特性曲线,UOL,(0.3V),阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,1. 输出高电平UOH、输出低电平UOL,UOH2.4V UOL 0.4V 便认为合格。,典型值UOH=3.4V UOL 0.3V 。,2. 阈值电压UT,uiUT时，认为ui是低电平。,uiUT时，认为ui是高电平。,UT=1.4V,二、输入、输出负载特性,1. 前后级之间电流的联系

11、,前级输出为 高电平时,前级,后级,前级流出 电流IOH（拉电流）,前级输出为 低电平时,前级,后级,流入前级的电流IOL 约 1.4mA (灌电流),灌电流的计算,关于电流的技术参数,2. 扇出系数,：门电路输出驱动同类门的个数,前级输出为 高电平时,例如：,前级,前级输出为 低电平时,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，前级流出的电流（拉电流）：,一般TTL门的扇出系数为10。,由于IOL、IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。,符号,一 、集电极开路的与非门（OC门）,3.2.2 其它类型的TTL门电路,应用时输出端要接一上拉负载电阻RL,OC

12、门可以实现“线与”功能,F=F1F2F3,RL,负载电阻RL和电源 UCC可以根据情况选择,如RL用继电器线圈（J）替代，可以 实现对其它电路的控制。,按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。,3.4 触发器,反馈,3.4.1 基本RS触发器,基本触发器的功能表,正常时，不按按钮，Q0；,按下按钮时，锁定器翻转， Q1；,松开按钮后，回到Q0。,按钮动作一次，Q端就输出一个正脉冲。由于锁定器的存在，即使按钮抖动，输出端也不会产生毛刺。,开关去抖电路,3.4.2 D触发器,CP=0时，a、b门被堵塞，输出保持原态：,0,CP=1时，a、b门被打开，输出由D决定：,若D=0

13、,1,0,1,1,0,0,1,CP=1时，a、b门被打开，输出由D决定：,若D=1,1,1,0,0,1,1,0,（1-79）,D触发器的 电平触发方式,电平触发,高电平触发,低电平触发,CP=1 期间翻转,CP=0 期间翻转,（1-80）,结构简单、速度快。,只要CP存在就可以翻转，容易造成空翻。,（1-81）,电平触发的符号,C,Q,C,Q,高电平触发,低电平触发,（1-82）,D触发器的边沿触发方式,如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。 如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。,（1-83）,边沿触发的D触发器功能表,（1-84）,逻辑符号,负沿触发,正

14、沿触发,（1-85）,集成D触发器介绍,(1) 集成双D触发器74LS74,（1-86）,例：用D触发器 将一个时钟进行2分频.,CP,RD、SD不用时,悬空 或通过4.7k的电 阻接高电平,频率FQ = FCP/2,（1-87）,用2个2分频器级联组成一个4分频器,1Q,2Q,F2Q =F1Q /2 = FCP/4,（1-88）,(2) 集成4D触发器74LS175,特点: 一个集成电路中有4个D触发器, 时钟CP公共, 清0端RD公共,功能表,逻辑符号,CP,D,Q,例：画出D触发器的输出波形。,3.4.3 T 和T触发器,（1）T 触发器,来一个时钟脉冲翻转一次，也叫计数器。,RD,SD

15、,C,Q,逻辑符号,时序图,CP,Q,下降沿翻转！,（2）T触发器,T触发器与T触发器无本质区别，只是加入了控制端T。,R2,S2,C,F从,R1,S1,C,F主,T,功能表,逻辑符号,时序图,CP,Q,T,3.4.3 JK触发器,R2,S2,C,F从,JK触发器有两个输入控制端J、K，它的功能最完善。,功能表,逻辑符号,时序图,CP,K,J,Q,保持,T,（1-100）,几种典型的集成电路:,双四同相缓冲器74LS244 双四反相缓冲器74LS240 数据收发器74LS245 （输出）八D锁存器74LS273 地址锁存器73LS373 三线八线译码器74LS138,3.5 D/A 转换电路,

16、常见的有“权电阻”和“T形电阻网络”两种方法。,3.5.1 权电阻D/A变换器,这种变换器由“电子模拟开关”、“权电阻求和网络”、“运算放大器”和“基准电源”等部分组成。,电子模拟开关( S0-S3)由电子器件构成，其动作受二进制数D0-D3 控制。当 DK 1 时，则相应的开关SK 接到位置1上，将基准电源UR经电阻Rk引起的电流接到运算放大器的虚地点（如图中S0、S1）；当Dk0 时，开关Sk 接到位置0 ，将相应电流直接接地而不进运放（如图中S2、S3）。,当 D = 1 时，T2 管饱和导通，T1 管截止，则 S 与 a 点通 ；,当 D = 0 时，T1 管饱和导通，T2 管截止，则

17、 S 被接地 。,前者相当于开关S 接到 “ 1 ” 端 ，后者则 相当于开关S 接到“ 0 ”端 。,根据反相比例运算公式可得：,显然，输出模拟电压的大小直接与输入 二进制数的大小成正比，从而实现了数字量 到模拟量的转换 。,3.5.2 T形解码网络D/A变换器( 以4位为例 ),由于解码网络的电路结构和参数匹配，使得上图中D、C、B、A四点的电位逐位减半.,和权电阻网络相比，T形解码网络中电阻的类型少， 只有R、2R两种，电路构成比较方便。,因此，每个 2R支路中的电流也逐位减半。,I = I3 + I2 + I1 + I0,3.5.3 D/A变换器的主要技术指标,指最小输出电压和最大输出电压之比。有时也用输入数字量的有效位数来表示分辨率。,一、分辨率,二、线性度,通常用非线性误差的大小表示D/A 变换器的线性度。把偏离理想的输入输出特性的偏差与满刻度输出之比的百分数定义为非线性误差。,三、输出电压( 电流 )的建立时间,（1-110）,例如：DAC80,3.6 A/D 变换器, 并联比较型 特点: 转换速度快,转换时间 10ns 1s 逐次逼近型 特点: 转换速度中,转换时间 几s 100 s 双积分型 特点: 转换速度慢,转换时间 几百s 几ms,3.6.1