FPGA的设计流程

1、1.3 FPGA的设计程序、1.3.1可编程逻辑器件的一般设计程序、可编程逻辑器件的设计程序是利用EDA开发软件和计程仪编程工具开发数据老虎钳的过程。 可编程逻辑器件的一般设计流程如图1.3.1所示，包括设计准备、设计输入、功能仿真、设计过程、时间序列仿真和深度老虎钳计程仪编程和测试7个步骤。图1.3.1可编程逻辑器件的一般设计流程、1设计准备、系统设计前首先进行方案论证、系统设计和老虎钳选择等准备。 设计者需要根据塔斯克的要求，如系统的功能和复杂性，在工作速度和数据老虎钳自身的资源、成本和连通性等方面进行权衡，选择合适的设计方案和合适的老虎钳类型。 一般采用自顶向下的设计方法。 2设计输入、

2、设计输入是将设计者设计的系统和电路以研发软件的要求形式表现出来，传输给计算机的过程。 在设计输入中，通常(1)电路图输入方式(2)HDL (硬件描述语言)输入方式(3)波形输入方式、(1)电路图输入方式、电路图输入方式是最直接的设计描述方式，关于要设计什么，从软件系统所提供的程序库中提取出并描绘电路图。 这种方式要求设计者熟悉丰富的电路知识和PLD的结构。 其主要优点是仿真容易，信号观察和电路调整容易，缺点是效率低，特别是产品有变化，需要选择其他公司的PLD数据老虎钳时，需要重新输入电路图，在硬件描述语言输入法中不存在这一问题。 (2)HDL (硬件描述语言)输入法，硬件描述语言用文本记述设计

3、，分为一般的硬件描述语言和行动记述语言。 典型的硬件描述语言包括ABEL、CUR、LFM等，它们通讯端口逻辑方程。 真值表、状态机等逻辑表现方式，主要用于简单PLD的设计输入。 行为描述语言是目前常用的高级硬件描述语言，主要有VHDL和Verilog HDL两种IEEE标准。 其最大的优点是语言与过程的关系使设计者能够在系统设计、逻辑验证阶段确立计划的可行性语言的公开可用性，具有易于实现大规模系统设计的强逻辑描述和仿真功能，而且输入效率高，在不同设计输入库之间的转换非常方便(3)波形输入方式、波形输入方式主要用于波形设计文件的制作和编辑、模拟矢量和功能测试矢量的输入。 波形设计输入适用于时序逻

4、辑和迭代逻辑函数。 系统软件可根据用户定义的投入产出波形自动生成逻辑关系。 波形编辑功能使得设计者能够复制、剪切、粘贴、重复和扩展波形，从而在内部节点、触发器和状态机中创建设计文件，将波形组合起来，显示各种进化的状态值，或者在另一个波形上叠加一组波形，以及模拟两组3功能仿真、功能仿真在编译前对用户设计的电路进行逻辑功能验证，此时仿真没有延迟信息，只检验初步功能。 当在模拟之前，使用波形编辑器、硬件描述语言等来创建波形文件和测试矢量(即，将感兴趣的输入信号系列化)时，根据模拟结果生成通讯端口文件和输出信号波形，并且可以观测每个节点的信号变化。 如果发现错误，则返回到设计条目并更正逻辑设计。4设计

5、处理、设计处理是德老虎钳设计的核心部分。 在设计过程中，编译软件对设计输入文件进行了逻辑化、综合优化和适应，最后生成了计程仪编程用的计程仪编程文件。(1)语法检查和设计规则检查、设计输入完成后，首先进行语法检查，如电路图中是否有信号线遗漏、有信号的双重来源、文本输入文件中是否有牛鼻子词错误等各种语法错误，应及时提交错误信息报告供设计人员修改检查整个设计是否超出了解老虎钳资源和规定的限制，提交编译报告，指出违反规则的情况由设计者纠正。 (2)逻辑优化与整合，简化所有逻辑方程式和用户自行编制的宏命令，将设计所需资源降到最低。 综合的目的是将多个模块设计文件合并成一个网表文件，合并阶层设计。 (3)

6、确立适应和分割、优化的逻辑是否能适应解老虎钳的宏蜂窝和I/O用单元，分割为容易识别设计的逻辑性小的子摇滾乐形式，映射在解老虎钳的宏蜂窝上。 在整个设计太大而不能合并一个解老虎钳的情况下，可以将整个设计分割(分割)为多个子摇滾乐并合并到同一系列的多个解老虎钳中。 分割可以由全自动、部分或全部用户控制，使解老虎钳数最小，使解老虎钳间的通讯大头针数最小。 (4)版结构和布线、版结构和布线作业在上述设计作业完成后软件自动完成，以最佳方式版结构逻辑元件，正确实现元件间的互联互通。 接线后，软件会自动生成记录通讯端口，提供设计中各部分的资源使用情况等信息。 五时序模拟，时序模拟又称为后面的模拟或延迟模拟。

7、 由于不同解老虎钳的内部延迟不同，不同的版结构布线方案也会对延迟产生不同的影响，因此设计处理后，需要对系统和各模块进行时间序列仿真，分析其时间序列关系，对设计性能进行估计，检查和消除竞争风险等。 实际上，这也是与实际解码老虎钳的动作状况基本相同的仿真。 6 dee老虎钳的计程仪编程测试、顺序模拟完成后，软件可以生成用于dee老虎钳的计程仪编程的数据文件。 在EPLDCPLD中，是生成保险丝映射的文件即JED文件。 FPGA产生二进制位流数据文件，并且将pruming数据放置在相应的特定程序设计师深度老虎钳上。 去老虎钳计程仪编程必须满足计程仪编程电压、计程仪编程时间节点、计程仪编程算法等条件。

8、 普通的EPLDCPLD去老虎钳和单向计程仪编程的FPGA需要专用的计程仪机顶盒完成去老虎钳的计程仪编程。 基于SRAM的FPGA可以由EPROM或者其它存储器构造。 用上线了可编程的PLD数据老虎钳不需要专用的计程仪机顶盒，只需一根计程仪编程下载电缆即可。 一旦完成了计程仪编程，dee老虎钳就可以在编译时生成的文件中执行验证、加密法数据老虎钳等任务。 通讯端口JTAG技术，并具有bandary-scan测试(BST )和上线了计程仪编程能力的老虎钳，使测试变得容易。 基于1.3.2max十plus的设计程序，MAXplus是Altera提供的FPGACPLD开发集成环境。 在MAXplus中

9、能够完成FPGA的整个设计程序，提供与结构无关的设计环境，使设计者能够简单地进行设计输入、快速的处理、深度老虎钳计程仪编程。 基于MAXplus软件的设计流包括：设计输入编辑、编译网列表提取、数据库建构、逻辑集成、逻辑划分、自适应、延迟网列表提取、计程仪编程文件组件(组装)、计程仪编程下拉，如图1.3.2所示、基于图1.3.2max十plus的设计流程、设计输入(格拉夫快速编辑器、文本编辑器、象征符编辑器、波形编辑器)、项目工程处理(网络列表萃取器、数据库、逻辑集成器、适配器)、项目工程验证(游戏模拟器、时间分析器)、 可从MAXplus设计输入工具或各种工业标准的EDA设计输入工具获得深度老

10、虎钳计程仪编程(preming promication box )、1 .设计输入、MAXplus软件的设计文件。MAXplus的强集成功能允许信息在各种应用之间自由交互，并且设计者能够直接从设计文件转换为其它设计文件，而不管设计文件是按格拉夫快捷、文本还是波形格式。 MAXplus有电路图输入和符号编辑、硬件描述语言输入、波形设计输入、平面图编辑、层级设计输入的多种设计输入方法。 2、当项目工程处理、MAXplus处理设计时，软件编译程序读取设计文件信息，并生成要用于数据老虎钳计程仪编程、仿真和时间节点分析的输出文件。 消息处理器会自动检测编译时检测到的错误，而编译程序会优化设计文件。项目工

11、程处理的基本步骤，项目工程处理包括以下基本步骤：消息处理器自动定位错误； 逻辑性的整合和试制。 定时驱动编译。 设计规则检查。 多老虎钳分割。 生成用于模拟的工业标准格式。 生成预计程仪编程文件。 3 .项目工程验证、MAXplus提供的设计验证功能包括设计仿真和时间节点分析，用于测试设计的逻辑操作和内部时间节点。 其中设计仿真分为功能仿真、时间序列仿真和多老虎钳仿真两大类。 4 .深度计程仪编程、MAXplus计程仪编程盒使用编译程序编写的计程仪编程文件下载Altera数据老虎钳，可用于老虎钳编程、验证、检查、探测器空白和功能测试。 基于1.3.3quartus的设计程序，Quartus是A

12、ltera随MAXplus提供的FPGACPLD开发集成环境。 目前，Altera公司最新的Quartus设计软件为3.0版，该版本的设计软件包含许多新功能，设计性能得到了1.5改善，编译时间5.0缩短。 Quartus3. 0版设计软件包括Altera的APEX 20KE、APEX 20KC、APEX、ARM的Excalibur嵌入式处理器堆计程仪、Mercury、Stratix、FLEX10KE和ACEXIK，以及max 3000 基于Quartus的设计流程如图1.3.3所示。图1.3.3基于quartus的设计程序、1 .设计输入、quartus通讯端口多种设计输入方法。 Quartu

13、s独特的编辑器通讯端口原理图平面设计图输入、文本编辑输入(AHDL、VHDL、Verilog等)和内存编辑输入(Hex、Mif等)。 由第三方EDA工具编辑的标准格式文件，如EDIF、HDL和VQM。 也可以用其他方法优化和改善输入的灵活性。 例如，混合设计格式，并且使用LPM和宏命令功能模块加速设计录入。 2、设计项目工程编译、Quartus编译程序功能生成用于设计错误检查、逻辑集成、Altera适配器零配件、仿真、时间节点分析和深度老虎钳计程仪编程的输出文件。 编译程序首先提取项目工程设计文件之间的层次连接信息，检查基本的设计输入错误，将所有设计文件合并，生成可以有效处理的数据库。 设计者

14、可以指示编译程序应用很多技术。 例如，计时器驱动编译、增加设计速度、优化解老虎钳资源利用率。 在编译期间和之后，用户可以在“通讯端口编译结果”窗口中查看结果。 对于编译程序生成的计程仪编程文件，可以在Quartus计程仪或其他工业标准计程仪编程框中对Altera数据老虎钳进行计程仪或配置。 (1)编译设置，Quartus软件可以编译完整设计或设计的任何部件。 为新的项目工程软件创建差动奥尔特的编译设置。 用户可以使用编译设置选项为用户创建编译设置，以后可以直接调用。 Quartus软件的编译设置指南可以帮助用户轻松地进行编译设置。 (2)资源分配，设计者可以在自各儿设计中把一些逻辑指派给解老虎

15、钳资源的特定位置，例如模块设计文件(bdf )中某个模块的逻辑可以被指派给解老虎钳的特定megaalab行，而megaalab是APEX解老虎钳的大结构。 (3)编译设计并喀呖声快捷牛鼻子，或从Processing下拉菜单中选择Start Compilation或Start analysisElaboration开始完全或部分编译状态栏显示编译进度的百分比以及每个阶段所花费的时间，编译结果将在“编译通讯端口”栏中自动更新，并显示编译结果。如果编译后有错误和警告信息，请修改设计者的文件并重新编译，直到没有错误和警告信息。 编译后，生成编译通讯端口栏。 其中包括将设计部署到老虎钳的所有信息，包括解

16、老虎钳使用统计、编译设置、基础视图、解老虎钳资源利用率、状态机实现、方程、延迟分析结果、电脑CPU使用资源等。 (4)看匹配结果，在编译成功后，可以在最后的编译平面图中看到结果。 平面图显示了编译程序如何将逻辑设计指定给Altera老虎钳。 没有使用的单元是白色的，使用的单元是用彩色连接的。 您还可以通过在编译平面图中喀呖声逻辑uu针织面料来查看该逻辑uu针织面料的路由连接关系。 (5)将逻辑分配给ESB，设计者可以使用映射选项技术在诸如嵌入式系统块(ESB )的特殊老虎钳资源上实现自己的逻辑设计。 ESB是存在于基于APEX、Mercury和ARMMIPS的Excalibur系列数据老虎钳中

17、的结构，能够实现存储器(RAM、ROM、FIFO或CAM )或组合逻辑。 在进行新的资源配置能力之前，设计人员可以评论编译程序在上一次编译时所做的分配，以确保后续编译保持一致。 3、延迟分析和仿真；1 )延迟分析Quartus通讯端口单时钟或多时钟延迟分析：单时钟摇滾乐延迟分析是Fmax (最大时钟摇滾乐频率和最差情况下从暂存器到暂存器的延迟)、Tsu (定径套时间)、Th (保持时间)、Too (从时钟输出) 1 )延迟分析、Quartus可通讯端口针对用户多个时钟的延迟分析、分析由不同时钟控制的暂存器之间的延迟，并可使用Slack进行分析。 Quartus自动检测组合逻辑电路。 不同种类的

18、延迟信息(参照编译部)包括：没有版结构布线的延迟信息、通过版结构布线的延迟信息、混合树分层结构设计。 在差动奥尔特下，可以在编译后自动调用延迟轮廓，也可以禁止调用。 Quartus生成的延迟信息也可以以VHDL、Verilog或标准延迟文件(SD )格式输出到第三方EDA工具。 所有延迟分析信息都包含在编译程序通讯端口中。 (2)仿真，Quartus通讯端口各种各样的仿真方法。 波形输入：vwf (矢量波形文件)是Quartus中最主要的波形文件. vec (矢量文件)是MAXPLUS的文件，主要是为了向下兼容. tbl (列表文件)将MAXPLUS的. scf文件写入Quartus 测试工作台的子通讯端口： tcl/tk脚本文件verilogvhdltestworkbench。 第三方模拟工具： Quartus支持的第三方EDA模拟工具是模型技术(modelsim )即验证(verilog XL )同步(VCS )同步、4 .深度计程仪编程、Quartus计程仪机顶盒可以配置Altera公司的基于APEX、FLEX6000、Mercury和ARMMIPS的Excalibur系列数据老虎钳，可以在检测、测试、部署前检测空的解老虎钳。 此计程仪机顶盒和计程仪编程硬件(Byte