powerPC架构及编程

1、PowerPC架构及在vxworks下的开发,报告人 : miko,powerPC概述 MPC8260架构及编程设计 其它类型powerPC CPU,powerPC概念,IBM 于1990年推出基于RISC系统、运行AIX V3的新产品线RS/6000。该系统架构后来被称为POWER(POWER1)，意为增强RISC性能优化(Performance Optimization With Enhanced RISC)架构。 PowerPC 中的 PC 代表 performance computing。PowerPC 源自于 POWER 体系结构，在 1993 年首次引入。 PowerPC是早期Mo

2、torola和IBM联合为Apple的MAC机开发的CPU芯片,商标权同时属于IBM和Motorola,并成为他们的主导成品.IBM主要的PowerPC产品有PowerPC604s(深蓝内部的CPU), PowerPC750, PowerPCG3(1.1GHz),PowerPC970. Motorola主要有MC和MPC系列.尽管他们产品不一样,但都采用PowerPC的内核.这些产品大都用在嵌入式系统中. 从最初的 PowerPC 体系结构的开发开始，就根据特定的市场需求而发生分支。当前，PowerPC 体系结构家族树有两个活跃的分支，分别是 PowerPC AS体系结构和 PowerPC B

3、ook E体系结构。PowerPC AS 体系结构是 IBM 为了满足它的 eServer pSeries UNIX 和 Linux 服务器产品家族及它的 eServer iSeries 企业服务器产品家族的具体需要而定义的。PowerPC Book E 体系结构，也被称为 Book E，是 IBM 和 Motorola 为满足嵌入式市场的特定需求而合作推出的。,PowerPC架构发展史,由于PowerPC是早期Motorola和IBM联合为Apple的MAC机开发的CPU芯片,商标的使用权同时属于Motorola和IBM，这就是为什么两家公司都有PowerPC处理器的原因所在。由于共用品牌加

4、上各自产品的型号命名方式的差异，所以PowerPC处理器的型号标示法比x86处理器的频率标示法复杂得多。,G0系列(只是为了表示方便，非正式 的官方名称) 最早的Motorola MC68000/ MC68HC000/ MC68020 /MC68030/ MC68LC040是Motorola自家的16bit CPU，不属于PowerPC处理器架构，我们姑且称为G0. 图1是MC68000，苹果第一台“便携式电脑”Macintosh Portable(1989年9月)所使用的处理器 ; 图2是MC68030的两个版本，最早使用在1991年10月推出的PowerBook 140上.,MC68000

5、处理器,MC68030处理器,Power mac6100,G1 系列(只是为了表示方便，非正式的官方名称) 1991年，IBM和Motorola开始共同合作研发和生产PowerPC系列处理器，PowerPC 601/601+是最早采用32bit的PowerPC架构处理器，PowerPC 601处理器，是与苹果共同开发的第一代 PowerPC 系列中的第一个芯片. PowerPC 601 的首次面世是在 1994 年最早的 PowerMac 6100 中，其主频为 66 Mhz。,图为：PowerPC 603e处理器,G2 系列(只是为了表示方便，非正式的官方名称) PowerPC 603/60

6、3e/603ev /604/604e我们姑且称为G2。 1995年8月，苹果公司推出首款基于Power架构的笔记本电脑 PowerBook 500，它采用IBM的 PowerPC 603e 处理器。 最后一代使用PowerPC 603ev的苹果笔记本电脑是1997年2月推出的PowerBook 3400 .,IBM生产的PowerPC 750处理器,G3 系列 首次面世是在 1998 年，PowerPC 740 和 PowerPC 750 与 604e 非常类似 , PowerPC 740/750 是世界上第一组基于铜的微处理器 ，当它用于 Apple 计算机时，通常称为 G3 ，工作频率为

7、400 MHz。由于使用了铜芯片技术，处理性能提高了近1/3。 32 位的 PowerPC 750FX 在 2002 年发布时其速度就达到了1GHz。 IBM 随之在 2003 年又发布了 750GX，它带有 1MB 的 L2 缓存，速度是 1GHz，功耗大约是 7 瓦。,Motorola生产的MPC 7400处理器,G4 系列 Motorola PowerPC MPC74XX系列被苹果官方正式命名成G4. 随着中央处理单元（CPU）研发技术的飞速发展，越来越多的厂商在通用型CPU中加入DSP指令，使得CPU也具有了时间确定性以及数据处理能力强的优点。PowerPC的G4系列处理器通过加入Al

8、tiVec技术(也就是后来的Velocity Engine/极速引擎)，已经具有了4G FLOPS的处理能力，大大超过了普通DSP芯片的处理能力。,IBM生产的PowerPC 970处理器,G5 系列 下图是IBM生产的PowerPC 970处理器(也就是被苹果称为G5的64bit处理器)，右边的Power PC 970 FX是X Serve G5使用的处理器，左边的则是PowerMac使用的，主频从1.6GHz到2GHz. 64 位的 PowerPC 970，是 POWER4 的一个单核心版本，可以同时处理 200 条指令，其速度可以超过 2GHz，而功耗不过几十瓦。 PowerPC 970

9、一共具有12个执行单元，包括两个载入/存储单元，两个FXU单元，两个单/双精度浮点单元，两个整数单元和一个SIMD矢量引擎。 此外，改进的VMX(Vector Multimedia Extensions矢量多媒体扩展指令集)引擎较G4处理器有了更高的执行效率，这个引擎与Motorola的Altivec引擎一样，属于IBM与Motorola共同开发的产物，都具有162条SIMD指令。,PowerMac G5 基本硬件架构： 双通道DDR400内存 AGP 8X显卡 Serial ATA硬盘 支持DVD-R/CD-RW光驱 802.11g高速无线网络 千兆以太网 总线： 64位PCI-X系统总线

10、I/O接口： 整合Firewire 800和USB 2.0接口，前者也就是IEEE1394的升级版IEEE1394b，它的接口速率高达800Mbps 操作系统： OS X操作系统 (UNIX),PowerMac G5,PowerPC的特点(优势),PowerPC 处理器是RISC嵌入式应用的理想基础平台。从一开始，革命性的可扩展PowerPC 体系结构就是为满足解决方案（从台式机CPU，到高性能、高度集成的嵌入式MPU）的不同需求设计的。PowerPC 处理器提供极具吸引力的性价比、扩大的运行温度范围、多处理功能、高集成度，它的指令在整个产品线中兼容，并提供最广泛的开发工具选择。 PowerP

11、C处理器优势 优势一：MIPS/MHz 性能 选择Power架构的原因是因为它每兆赫兹的MIPS 比Renesas SH 和 ARM高. ARM 大概是 1.1 MIPS/MHz SH4A 大概是 1.8MIPS/MHz Power Architecture 是大于2.0MIPS/MHz MPC8349E : 1260 MIPS 667 MHz MPC8548E：3065 MIPS at 1333 MHz 优势二：功耗 PowerQUICC最大功耗范围：2 8瓦 设备能可靠稳定运行在： -40-105 随着温度的升高，性能不会改变,优势三：稳定性，可靠行 Powerpc架构具有很强稳定性能，高

12、可靠性 更长的产品寿命周期（通常 10到 15年以上） 苛刻条件下，芯片具有很强健壮性，适合工业级应用 优势四：软件兼容性 软件可移植，从低端到高端器件，软件代码具有再使用能力 完整功能的组合：Ethernet, USB, PCI 优势五：芯片性能可选范围大 从低端到高端都有芯片可以选择 最低主频率50MHZ,133MHZ,266MHZ,最高可以达到几GHZ 返回,MPC8260处理器的结构与编程,MPC8260处理器是由Motorola提供的PowerPC系列处理器.它由两个内核即PowerPC 603e和通信处理模块CPM专用内核组成.由于CPM分担了嵌入式PowerPC核的外围工作任务，

13、这种双处理器体系结构功耗要低于传统的体系结构的处理器。 基本功能模块 MPC8260有3个主要的组成部分:嵌入式PowerPC内核,系统接口单元SIU和通信处理模块CPM. SIU的主要功能包括PowerPC到本地总线的桥接,存储控制器,总线接口(提供60 x总线到CPM的接口,L2/Cache接口,实时时钟),以及系统功能如配置,保护,复位,时钟同步,电源管理等. CPM是高性能的通信处理器(CP)模块,其中包括一个32位的RISC微控制器(可认为是除内核外的另外一个CPU),分担了底层的通信处理,使PowerPC核可以主要进行高层操作.两个CPU之间通过内部存储空间进行联系. CPM同时支

14、持3个快速的串行通信控制器(FCC),2个多通道控制器(MCC),4个串行通信控制器(SCC),2个串行管理控制器(SMC),一个串行外围接口(SPI)和一个I2C接口.,Mpc8260基本功能模块,内核603e的组成 PowerPC-603ePowerPC处理器包括16KB的命令和数据缓存以及命令和MMU单元.603e在100MHz时可以达到140MIPS(兆指令每秒),在200MHz时可以达到280MIPS. 其主要特点有: (1) EC603e微处理器(嵌入式PowerPC内核)运行频率为133300MHz; (2) 280MIPS 200MHz; (3) 高性能超标量体系结构微处理器;

15、 (4) 支持Motorola的外部L2缓存芯片(MPC2650); (5) 改良的低功耗内核; (6) 16KB数据和16KB指令缓存 (7) 存储管理单元,SIU的结构 SIU各部分组成和功能如下: (1) 60 x bus-to-Local Bridge:允许603e在本地总线上访问; (2) 内存控制器:支持12个memory bank. (3) 总线接口单元:提供60 x总线到CPM的接口; (4) L2 Cache接口:提供到L2Cache的简单接口; (5) 实时时钟. 提供的系统功能: (1) 保护:硬件和软件看门狗; (2) 复位:复位和监视; (3) 时钟同步:根据外部时钟

16、振荡器产生内部时钟; (4) 电源管理; (5) JTAG:测试接入端口.,CPM的模块结构 MPC8260高性能通信处理模块(CPM)运行频率133MHz或166MHz,包括了MPC8260中的所有通信组件,提供3个FCC,2个MCC,4个SCC,2个SMC,1个SPI和一个I2C,其主要特点有: (1) PowerPC和CPM可以工作在不同频率; (2) 支持串行比特率710Mbit/s 133MHz; (3) 并行I/O寄存器; (4) 片内24KB双口RAM; (5) 两个多通道控制器(MCC),每个支持128条全双工的64kbit/s HDLC线; (6) 虚拟DMA功能; (7)

17、双总线结构:1个64位PowerPC和1个32位本地总线; (8) 2个UTOPIA二级主/从端口,均支持多PHY; (9) 3个MII接口; (10) 8个TDM接口(T1/E1),2个TDM口可以无缝链接到T3/E3; (11) 内部电压2.0V,I/O电平3.3V; (12) 133MHz 功耗位2.5W.,MPC8260通信处理模块,MPC8260内部的CPM模块时高性能的通信处理模块,其中包括一个32位的RISC处理器,分担了底层的通信处理,使PowerPC核可以主要进行高层的操作处理.这两个CPU之间通过内部存储空间进行联系.与通信有关的buffer,寄存器,BD,参数RAM等都存

18、储在内部存储空间里. 内部存储空间 CPM中有一部分内部存储空间,共128KB,用于存储8260专用寄存器,BD,参数RAM核数据以及一些保留区.它在系统4G的统一编址空间中的起始地址使由内部存储映射寄存器(IMMR)定义的,在reset期间IMMR被导入了初试值(用户可在软件中修改此值,一般配置为0 x47000000). 内部双口RAM的内容 MPC8260具有24KB的静态RAM被配置成双口RAM,存储由如下内容: (1)BD(buffer descriptors); (2)与每个FCC,SCC,MCC,SMC,SPI,I2C,IDMA有关的参数; (3)data buffers(可选,

19、一般存于外部存储空间); (4)临时存储FCC接收或发送到外部存储空间的数据; (5)微码.,MPC8260的双口RAM存储映射图,双口RAM存储映射描述 (1) FCC,SCC,MCC,SMC,SPI,I2C用BD来控制存储数据的buffer; (2)BD可位于双口RAM的0 x00000 x3800中的任何位置,一个BD大小为8字节; (3)用户定义每个串行控制器(如FCC,SCC等)使用BD的情况,一般会分别定义RxBD和TxBD,而他们的起始地址由相应的串行控制器的参数RAM中的参数(如RBASE,TBASE)确定,起始地址应为8的整数倍; (4)参数RAM位于双口RAM中0 x800

20、00 x8fff的位置,共4KB. (5)地址空间的0 xb0000 xbfff,用来临时存储FCC接收或发送到外部存储空间的数据;,参数RAM,每个与FCC,SCC等相关的参数RAM在双口RAM中的地址都是固定的,参数RAM包含了FCC,SCC等与通信有关的参数.有些参数RAM的值是在初始化时设置号的 ,以后一般不再改动,而有些参数RAM的值时由CP写入的.参数RAM可分为两部分: 一部分是与FCC,SCC等所采用的通信协议无关的通用参数,如RxBD和TxBD的基地址,接收buffer的最大长度,指向RxBD和TxBD的指针等.值得注意的是,发送buffer的最大长度是可变的,由TxBDda

21、ta length确定; 另一部分是与FCC,SCC等所采用的通信协议(如采用以太网协议)有关的专用参数,如CAM地址,最大和最小帧长,单播地址,组播地址,计数器的计数值等.,MPC8260的参数RAM,缓冲描述符BD,BD即buffer descriptors,其用来控制存储数据的buffer发送核接收的数据存放在一些buffer中, buffer通过BD进行索引. 缓冲描述符BD的前16位 包含 状态和控制位,用来控制和报告数据的传输状态.这些位因不同的通信控制器(FCC,SCC等)以及所采用的不同协议而不同,每当buffer被发送或接收后,CPM都要刷新这些位; 接下来的16位指出了发送

22、和接收的数据长度.最大接收buffer长度由参数RAM中的MRBLR定义; 最后的32位指向存储器中buffer开始的地址,对于RxBD此值应是32的倍数,对于TxBD此值无限制.,BD和buffer间定位关系,a)参数RAM中的RBASE和TBASE决定双口RAM中相关TxBD和RxBD的基地址;相关BD的8字节中的最后4个字节指示BD对应的buffer在存储器中的开始位置;b)参数RAM中有一个指向BD的指针,从一个BD指向下一个BD,在任何时刻只有指针指向的BD有效,当指向BD尾是,其会自动跳转到BD队列开始. c)BD的状态和控制信息中,BD表的最后一个BD的w位应设置为1,表示队列中

23、的最后一个BD,这可确定发送或接收队列用了多少BD;,BD和buffer映射,FCC快速以太网协议实现 MPC8260快速通信控制器(FCC)可以通过MPC8260内部寄存器独立配置来实现不同的协议,如HDLC,ATM,ETHERNET,透明传输等,同时FCC也有相应的物理接口如快速以太网接口MII,ATM接口UTOPIA等.当FCC被编程问某一特定协议或模型后,它就执行相应协议的数据链路层工作.这些设置敦厚是在FCC的有关寄存器和参数RAM中完成的. FCC有如下寄存器和参数RAM: 通用模式寄存器GFMR,与使用的协议无关,可设置其中的MODE位来选择需要的协议,例如当某FCC的GFMRx

24、MODE设置位0 x1100.则该FCC就执行快速以太网控制器的功能; 与协议相关的寄存器FPSMR 数据同步寄存器FDSR,用于接收数据的同步,快速以太网应设置位0 xD555; 中断事件寄存器FCCE; 中断屏蔽寄存器FCCM,控制是否启用FCCE中相应中断; 状态寄存器FCC,显示RXD线上的实时状态; 参数RAM,分成对所有协议相同部分和针对不同协议部分,对FCC初始化过程: 写并行I/O口,配置,连接I/O引脚到FCC; 配置响应的时钟到FCC; 配置CMX使FCC工作在NMSI模式; 配置通用模式寄存器GFMR(ENT,ENR除外); 配置与协议相关的寄存器FPSMR; 配置数据同

25、步寄存器FDSR; 初始化FCC参数RAM中的值; 初始化RxBD和TxBD; 根据需要清除中断事件寄存器FCCE中的所有当前事件; 配置中断屏蔽寄存器FCCM使能FCCE中的中断; 写CPM中断优先级寄存器SCPRR_H配置FCC的中断优先级; 清除SIU中断pending急促起SIPNR_L中任何当前中断; 写SIU中断屏蔽寄存器SIMR_L,使能中断到CP中断控制器; 通过CP命令寄存器CPCR初始化发送和接收参数; 清除buffer; 配置同用寄存器GFMR中ENT,ENR两位(分别使发送使能和接收使能).,MPC8260快速太网控制器与外部物理端口器件PHY的连接关系,MPC8260

26、 SMC1-RS232接口设计 RS232接口第二层采用UART异步通信协议,将SMC1配置成UART控制器,用于实现RS232总线接口,波特率定为9600bit/s,8个数据位,无奇偶校验,一个停止位. 硬件占用资源,SMC1配置过程 配置portD9为TXD,port作为SCC2的传输引脚, 设定 PPARD9=1,PDIRD9=1,PSORD9=0; PPARD8=1,PDIRD8=0,PSORD8=0; 配置波特率发生器,使用BRG3, 设置BRGC3为0 x0001035a. 设置Clock divider,BRGC4CD=24, BRGC4DIV16=0,不进行16分频; 连接BR

27、G3到SMC1,并设置非复用模式,配置CMXSMRSMC1,SMC1CS. 配置SCC Parameter RAM 设定Big-endian位序模式 选定16bit CRC类型 配置最大接收缓冲长度寄存器. 写0 x1D01_0000到CPCR,初始化发送接收参数命令 写0X10到RFCR和TFCR,设置SMC1为通用模式 设置MRBLR,确定接收buffer中的最大字节数 初始化发送和接收BD 配置中断:(CPCI) 清除事件寄存器 允许SMC1中断 清除中断挂起寄存器的相应位 配置优先级,并使能CPM中断. 设置SMCMR为0 x4820, 设置正常操作:8bit数据,无奇偶校验,1个停止

28、位. 传输和接收未使能 设置SMCMR为0 x4823, 使能传输和接收,此重复设置保证使能位在最后设置,powerPC其它相关处理器,MPC8265,MPC8265 PCI模式设置,MPC8265 PCI模式引脚设置,PCI_MODE# 当设置为0,允许MPC8265 PCI桥 当设置为1,禁止MPC8265 PCI桥,用local总线替代 PCI_CFG0:3 PCI_CFG0=PCI_HOST# -当为低/高状态时,决定MPC8265 PCI模式为主模式/从模式 PCI_CFG1=PCI_ARB_EN#-当为低/高状态时,决定MPC8265 PCI 仲裁模式为内部仲裁/外部仲裁; PCI

29、_CFG2=DLL_Enable-一般情况下拉高,允许DLL PCI_CFG3=保留,一般拉高 从模式下PCI_RST#引脚连接到硬件复位引脚PORESET#,PCI主模式,PCI_MODE#,PCI_CFG0#,PCI_CFG1#,GND,GND,VCC,PCI_CFG2#,PCI_CFG3#,MPC8265,PCI从模式,PCI_MODE#,PCI_CFG1#,PCI_CFG0#,GND,VCC,PCI_CFG2#,PCI_CFG3#,MPC8265,PCI从模式配置,硬件复位字中LBPC20:21位设置为0b01,设置PCI总线使能 硬件复位字中ALD_EN26设置为0b1,设置CP a

30、uto load使能 硬件复位字中的MODCK_H在PCI模式下设置无效,直接取值于MODCK_H引脚 硬件复位后,系统从EEPROM初始化MPC8265的PCI配置空间 由PCI配置空间的PIMMR base address register接入从设备MPC8265的内部寄存器空间 由PCI配置空间的GPL base address register 0/1接入从设备MPC8265的local空间,MPC8247,MPC8245,一个PCI桥DUART内存控制器DMA控制器EPIC中断控制器一个消息单元I2C控制器 处理器内核支持浮点运算和内存管理，具有16KB指令高速缓存（cache）,

31、16KB数据cache和电源管理特性。MPC8245内含一外设逻辑总线，用于连接处理器内核和外设逻辑块。处理器内核可在多种不同频率下工作，支持多达2GB SDRAM,支持18 组4MB, 16MB, 64MB, 128MB, 或256MB存储器。,MPC8245由一个外设逻辑块和一个32位超标量体系结构PowerPC处理器内核 构成。在外设逻辑块中集成了,MPC8245架构,MPC8245地址及片选机制,片选(/RCS0/RCS4) RCS0固定基址，基地址为0 xff8000000 xff000000; 带宽取决于MCCR1中的DBUS_SIZE0:1的值,而其值由引脚 MDL0, /FOE

32、的电平状态巨鼎，即/RCS0带宽设置如下: (MDL0 = 0, FOE = 0) 32-bit data bus (MDL0 = x, FOE = 1) 8-bit data bus (MDL0 = 1, FOE = 0) 64-bit data bus RCS1固定基址， 基地址为0 xff0000000 xff7fffff; 带宽取决于MCCR1中的DBUS_SIZE0:1+MCCR417的DBUS_SIZ2 共同决定,即/RCS1带宽设置如下: ( DBUS_SIZE0:2= 0n0) 32-bit data bus ( DBUS_SIZE0:2= nn1) 8-bit data bu

33、s ( DBUS_SIZE0:2= 1n0) 64-bit data bus,RCS2/RCS3 ERCR1RCS2_DBW设置RCS2带宽, ERCR2RCS3_DBW设置RCS3带宽, 00 8-bit data path 01 16-bit data path 10 32-bit data path. Gathering occurs if DBUS0 = 1. 11 wide data path; 64-bit if DBUS0 = 1, 32-bit if DBUS0 = 0 ERCR3RCS2_SIZE设置RCS2带宽, ERCR4RCS3_SIZE设置RCS2带宽, 0000 =

34、 4 Kbyte 0100 = 64 Kbyte 1000 = 1 Mbyte 1100 = 16 Mbyte 0001 = 8 Kbyte 0101 = 128 Kbyte 1001 = 2 Mbyte 1101 = 32 Mbyte 0010 = 16 Kbyte 0110 = 256 Kbyte 1010 = 4 Mbyte 1110 = 64 Mbyte 0011 = 32 Kbyte 0111 = 512 Kbyte 1011 = 8 Mbyte 1111 = 128 Mbyte,片选CS0CS7 CS07共8个片选信号作为SDRAM的选择信号 ,支持18 组4MB, 16MB, 6

35、4MB, 128MB, 或256MB存储器,共2GB的内存空间. 定义的SDRAM低地址为： Lower boundary for bank n = 0b00 | | | 0 x0_0000. （Extended Starting Address 0）由MSAR1决定，若bank0位域取值0b00 （Starting Address Bank 0）由MSAR1决定，若Bank0位域取值0 x00 则Lower boundary for bank n 0 x00000000 定义的SDRAM高地址为： Upper boundary for bank n = 0b00 | | | 0 xF_FFF

36、F. （Extended Ending Address 0）由MEAR1决定，若bank0位域取值0b00 （Ending Address Bank 0）由MEAR1决定，若bank0位域取值0 x7f 则Upper boundary for bank n 0 x07FFFFFF 所以对于SDRAM取cs0，取值范围0 x000000000 x07FFFFFF，共128MB.,MPC7448,MPC7448是一款高性能、低功耗的32位RISC处理器。最高主频超过1.7GHz，具有很强的定点和浮点计算能力。 MPC7448的e600 PowerPC内核，它由4个32位整数单元、1个单/双精度浮点

37、单元和一个128位的Altivec单元共同构成, Altivec单元就是所谓的矢量处理单元，其128位引擎可以让MPC7447具有4路32位或8路16位或16路8位的并行矢量运算能力。可以只用3个周期就将一条指令处理完毕，而支持SSE2的浮点运算单元则需要20个周期左右. CPU频率比P4低很多的G4处理器在处理图像方面仍然比采用P4处理器的要快 。它的其他独特功能包括512KB的片上二级缓存、全对称多重处理技术(SMP)、1个64位总线接口. MPC7448采用了0.13微米HiPerMOS绝缘层覆硅(SOI)铜内连工艺技术（该工艺专为同时需要超群的性能和极低的功耗这两大要求而设计）。当工作于1.42GHz时，典型功耗不超过20W，工作在