CD4017_工作原理及简单应用.ppt

1、CD4017 Datasheet & Applications,CD4017 工作原理及简单应用,CD4017采用标准的双列直插式脚塑封，它的引脚如下所示： 1脚：第5输出端2脚：第1输出端3脚：第0输出端，电路清零时，该端为高电平4脚：第2输出端5脚：第6输出端6脚：第7输出端7脚：第3输出端8脚：电源负极9脚：第8输出端10脚：第4输出端11脚：第9输出端12脚：级联进位输出端，每输入10个时钟脉冲时，就可以得到一个计数器的时钟信号13脚：时钟输入端，脉冲输入端，脉冲下降沿有效14脚：时钟输入端，脉冲上升沿有效15脚：清零输入端，在该管脚加高电平或正脉冲时，CD4017计数器中，各计数单元

2、输出低电平“0”，在译码器中，只有对应“0”状态的输出端3脚为高电平16脚：电源正极，可以使用318V直流电源供电,CD40171内部逻辑电原理图如下左图所示。它是由十进制计数器电路和时序译码电路两部分组成。其中的D触发器FlF5构成了十进制约翰逊计数器，门电路514构成了时序译码电路。约翰逊汁数器的结构比较简单。它实质上是一种串行移位寄存器。除了第3个触发器是通过门电路15、16构成的组合逻辑电路作用于F3的D3端以外，其余各级均是将前一级触发器的输出端连接到后一级触发器的输入端D的，计数器最后一级的Q5端连接到第一级的D1端。这种计数器具有编码可靠，工作速度快、译码简单，只需由二输入瑞的与

3、门即可译码，且译码输出无过渡脉冲干扰等特点。通常只有译码选中的那个输出端为高电平，其余输出端均为低电平。约翰逊计数器状态如下表所示。,当加上清零脉冲后，Q1Q5均“0”，由于Q1的数据输入端D1是Q5输出的反码，因此，输入第一个时钟脉冲后，Q1即为“l”，这时Q2Q5均依次进行移位输出，Q1的输出移至Q2，Q2的输出移至Q3如果继续输入脉冲，则Q1为新的Q5，Q2Q5仍然依次移位输出，这样就得到了约翰逊计数器状态表的状态及右图的波形,由五级计数单元组成的约翰逊计数器，其输出端有32种组合状态，而构成十进制计数器只需10种计数状态，因此，当电路接通电源之后，有可能进入我们所不需要的22种伪码状态

4、。 为了使电路能迅速进入约翰逊计数器状态表所列状态，就在第三级计数单元的数据输入端上加接了两级组合逻辑门，使Q2不直接连接D3，而使D3由下列关系决定： D3Q2(Ql+Q3) 这样做，当电源接通后，不管计数单元出现哪种随机组合，最多经过8个时钟脉冲输入之后，都会自动进入约翰逊计数器状态表所列状态。 CD4017有3个输入端：复位清零端R，当在R端加高电平或正脉冲时，计数器清零，在所有输出中，只有对应“0”状态的Q0输出高电平，其余输出均为低电平：时钟输入端CP和CE，其中CP端用于上升沿计数，CE端用于下降沿计数，这两个输入端的内部逻辑电路如图2所示。由图2可见，CP和CE还有互锁的关系，即

5、利用CP计数时，CE端要接低电平：利用CE计数时，CP端要接高电平。反之则形成互锁。 在“R”端加上高电平或正脉冲日子，计数器中各计数单元F1F5均被置零，计数器为“00000”状态。 CD4017有10个译码输出端Q0Q9，它仍随时钟脉冲的输入而依次出现高电平。此外，为了级联方便，还设有进位输出端QC，每输入10个时钟脉冲，就可得到一个进位输出脉冲，所以QC可作为下一级计数器的时钟信号。 从上述分析中可以看出，CD4017(它的基本功能是对“CP”端输入脉冲的个数进行十进制计数，并按照输入脉冲的个数顺序将脉冲分配在Y0Y9这十个输出端，计满十个数后计数器复零，同时输出一个进位脉冲。我们只要掌握了这些基本功能就能设计出千姿百态的应用电路来。,该流水灯电路由时钟发生电路和功能显示电路两部分组成。以集成电路NE555为核心器件构成自激多谐振荡器。 当电源开关S闭合时，电源通过电阻R1和R2向电容器C1充电。当C1刚充电时，由于555的脚处于低电平，故输出端脚呈高电平；当电源经R1、R2向C1充电到2/3电源电压时，输出端脚电平由高变低，555内部放电管导通，电容C1经R2向555的脚放电，直至C1两端电压低于13电源电压时，555的脚又由低电平变为高电平，C1又再次充电，如此循环工作，形成振荡。 555的频率可以通过改变电阻R2的阻止而