微机原理与接口技术2(08).ppt

1、微机原理与接口技术,武汉工程大学邮电信息工程学院,2,8086/8088是16位微处理器(内部总线为16位,外部总线为8位,故称之为准16位微处理器) 外观为双列直插40条引脚,使用电压为5V,3,2.1微处理器的基本结构,采用非流水线结构工作方式. 采用串行交替的工作方式完成取指,指令译码,取操作数,执行指令及将结果存贮等操作.,4,2.38086的内部结构如图所示,5,数据寄存器,指针 和变 址寄 存器,8086CPU的内部功能结构框图,6,8086微处理器的内部功能结构由两个独立的工作部件执行部件EU（Execution Unit）和总线接口部件BIU（Bus Interface Uni

2、t）构成 EU由运算器、寄存器组、控制器等组成，负责指令的执行 BIU由指令队列、地址加法器、总线控制逻辑等组成，负责与系统总线打交道,7,执行部件EU的功能,从BIU的指令队列缓冲器中取出指令，由EU控制器的指令译码器译码产生相应的操作控制信号给各部件 对操作数进行算术运算和逻辑运算，并将运算结果的状态特征保存到状态寄存器FR中 EU不直接与CPU外部系统相连，当需要与主存储器或I/O设备交换数据时，EU向BIU发出命令，并提供给BIU16位有效地址及所需传送的数据,8,执行部件EU的组成,EU由算术逻辑单元ALU 通用数据寄存器组 地址指针和变址寄存器 标志寄存器 数据暂存寄存器 EU控制

3、器组成,9,EU的特点,通用数据寄存器AX，BX，CX，DX，既可以作16位寄存器使用，也可以分成高、低8位分别作两个8位寄存器使用 ALU的核心是16位二进制加法器 16位状态标志寄存器（7位未用）存放操作后的状态特征和设置的控制标志 EU控制器是执行指令的控制电路，实现从队列中取指令、译码、产生控制信号等。,10,BIU从主存取指令送到指令队列缓冲器 CPU执行指令时，总线接口单元要配合EU从指定的主存单元或外设端口中取数据，将数据传送给EU或把EU的操作结果传送到指定的主存单元或外设端口中 计算并形成访问存储器的20位物理地址,总线接口部件BIU的功能,11,BIU从主存取指令送到指令队

4、列缓冲器 CPU执行指令时，总线接口单元要配合EU从指定的主存单元或外设端口中取数据，将数据传送给EU或把EU的操作结果传送到指定的主存单元或外设端口中 计算并形成访问存储器的20位物理地址,总线接口部件BIU的功能,12,BIU的组成与特点,BIU由4个16位段寄存器、16位指令指针寄存器、20位物理地址加法器、6字节指令队列及总线控制逻辑组成 BIU的特点： 指令队列是由6个字节的寄存器组成（8088指令队列由4个字节组成） 先进先出 地址加法器是用来产生20位存储器物理地址的 8086分配20条引脚线分时传送20位地址，16位数据和4位状态信息,物理地址 = 16d 段地址 + 偏移地址

5、,返 回,13,2.2.3 8086的寄存器结构,通用数据寄存器组 地址指针和变址寄存器 段寄存器组 指令指针寄存器IP（Instruction Pointer) 标志寄存器,14,AX：累加器，算术计算的主要寄存器，所有的I/O 指令都使用这一寄存器与外部设备传送信息 BX：通用寄存器，在计算存储器地址时，用作基 址存储器,AX BX CX DX,CX：通用寄存器，在循环和串处理指令中用作隐含的计数器 DX：通用寄存器，一般在作双字长运算时把DX和AX组合在 一起存放一个双字长数，用来存放高位字，也可用来存 放I/O的端口地址,四个寄存器（8位或16位）：存放计算过程中所用到的操作数、结果或

6、其他信息。DX、AX组合成一个双字长，DX放高位字,通用数据寄存器,15,SP 堆栈指针寄存器（存放栈顶的偏移地址） BP 基址指针寄存器（堆栈区中的一个基址地址） SI SI 源变址寄存器 DI 目的变址寄存器 SP（Stack Pointer） BP（Base Pointer） SI （Source Index） DI （Destination Index） 段寄存器（4个16位）： CS DS SS ES,指针寄存器,变址寄存器,指针及变址寄存器（4个16位寄存器）,16,指令指针寄存器和标志寄存器,（1）指令指针寄存器IP 指令指针寄存器IP是一个16位的表示地址指针的寄存器 （2）标

7、志寄存器FR（Flag Register） 标志寄存器也称为程序状态字PSW（Program Status Word）寄存器，它是一个16位的标志寄存器，但仅使用其中的9位,17,OF （Over Flag）溢出标志：溢出为1 SF （Sign Flag）符号标志 ：负为1， 取最高有效位 ZF （Zero Flag）零标志：是0为1 CF (Carry Flag)进位标志：右进位为1 AF (Auxiliary Flag)辅助进位标志：第3位右进位置1(半字节） PF (Parity Flag)奇偶进位标志：结果中1的个数位为偶数置1。,条件码标志flag（6个）,18,控制信息由系统程序或

8、用户程序根据需要用指令设置 状态信息由中央处理机根据计算机的结果自动设置,DF(Direction Flag)方向标志：DF为1，SI、DI减量，由高地址 向低地址处理；DF为0，SI、DI增量，由低地址向高地址处理 IF(Interupt Flag )中断标志： IF为1时允许中断 TF(Trap Flag)陷阱标志（ 又叫跟踪标志）：每执行一条指令就引起一个内部中断。用于单步方式操作，TF为1，指令执行完后产生陷阱，由系统控制计算机；TF为0，CPU不产生陷阱，正常工作.,返回,控制标志（3个）,19,的工作模式,8086系统处于最小模式，就是系统中的CPU只有8086单独一个处理器。在这

9、种系统中，所有总线控制信息都直接由8086产生，系统中总线控制逻辑电路被减到最少，这些特征就是最小模式名称的由来。最小模式适合于较小规模的系统。 在最大模式系统中有多个微处理器，其中必有一个主处理器8086，其他处理器称为协处理器或辅助处理器，承担某一方面的专门工作。,20,6.6.1 8086的系统组成,最小模式系统组成 最大模式系统组成,21,系统组成的特点,MN/MX端接VCC或GND，决定工作在最小模式或最大模式 8084A为时钟发生器，外接15MHz振荡源，经8684A三分频后，得5MHz主频送到8086系统时钟端CLK。除此之外，8684A还将外部的复位信号RESET和就绪信号RE

10、ADY实现同步后发给8086相应引脚 用3片8686作地址锁存器，在T1时锁存地址/数据复用线上的地址A19-A0和BHE信号 当系统所连的存储器和外设较多时，需要增加数据总线的驱动能力 系统组成还必须有其他的一些，如半导体存储器RAM和ROM，外部设备的I/O接口，中断控制管理部件等组件,22,最小模式系统组成,23,A19A0,MRDC MWTC AMWC IORC IOWC AIOWC INTA,最大模式系统组成,24,2.2.3 内存贮器基础 1.基本概念 8088CPU地址引脚有20根,即该地址单元用5位的16进制数表示(20BIT),而该地址单元内容则用2位16进制数表示(8BIT

11、) 当CPU要访问某个存贮单元时,CPU在地址总线上发出目标存贮单元的地址,经过地址译码器译码,即可找到相应的存贮单元,25,2.内存的操作 RAM:支持读写操作. ROM:只支持读操作 读:将内存单元的内容取至CPU,原内存单元的内容不改变. 写:CPU将信息放入内容单元,原内存单元的内容被覆盖.,26,3.在PC机中,一个多字节数据在内存中的存放规则为: 高字节占高地址,低字节占低地址,并且用最低字节的地址代表这个数的地址. 字数据1234H放在00000H 双字数据56789ABCH放在50000H,27,2.2.4 内存分段 1.问题的提出 物理地址为20位,但寄存器的长度为16位,即

12、16位的寄存器无法访问20位的物理地址. 2.分段方案 就是将1M内存从逻辑上分为若干个小块,每个小块称之为一个段. 分段后,对每个段内的存贮单元用16进制从0开始重新编址,这个地址称之为段内偏移量,一个段最多能表示为216=64K 从0000HFFFFH,28,一个段只有一个段基地址,但段内每个单元各有自己的偏移量. 程序中用来描述存贮单元位置的地址称之为逻辑地址,它以“段基地址:偏移量”形式给出,如 1234:0018H 逻辑地址与物理地址转换公式为: 物理地址=段基地址X10H+偏移量 如上它的物理地址为: 1234X10H+0018H=12358H,29,段寄存器,8086CPU中有4

13、个段寄存器，用于存放当前程序所用的各段的起始地址，也称为段的基地址。 代码段寄存器CS（Code Segment） 其内容左移4位再加上指令指针IP的内容，就形成下一条要执行的指令存放的实际物理地址。 数据段寄存器DS（Data Segment） DS中的内容左移4位再加上按指令中存储器寻址方式计算出来的偏移地址，即为数据段指定的单元进行读写的地址。 堆栈段寄存器SS（Stack Segment） 堆栈是按“后进先出”原则组织的一个特别存储区。操作数的存放地址是由SS的内容左移4位再加上SP的内容而形成的。 附加段寄存器ES（Extended Segment） 附加段是在进行字符串操作时作为目

14、的区地址使用的一个附加数据段。在字符串操作指令中SI作为源变址寄存器，DI作为目的变址寄存器，其内容都是偏移地址。,30,6.6.6 8086的总线时序,最小模式下的读写总线周期 最小模式下的读写总线周期,31,8086的总线时序,微型计算机系统内的所有操作都要按统一的时钟节拍进行。 8086的总线操作包括：存储器的读/写操作、I/O端口的输入/输出操作、中断响应操作、总线请求和响应操作等。 每项总线操作都需要一定的时间，称之为总线周期。 典型的总线周期由4个时钟周期（或称T状态）构成。 不同的总线操作需要不同的总线信号，而“总线时序”则是对这些信号的变化进行时间顺序的描述。,32,总线周期,

15、8086CPU为了要与存储器及I/O端口交换数据，需要执行一个总线周期，即完成一次总线操作。 依照数据传输的方向，总线操作分为总线读操作和总线写操作。 总线读操作指CPU从存储器或I/O端口读取数据 总线写操作指CPU将数据写入存储器或I/O端口 一个基本的读/写周期包括4个T状态，即T1、T6、T3、T4。 在存储器和外设速度较慢时，要在T3之后插入一个或几个等待周期Tw，以使其在数据传送时能与CPU同步。,33,最小模式下的读/写总线周期 最大模式下的读/写总线周期 总线空闲状态,34,最小模式下的总线读操作,高为读内存 低为读I/O,地址输出 状态输出,地址输出 数据输入,BHE,输出,

16、DT/R DEN,ALE RD,AD15AD0,A19/S6 A16/S3,BHE/S7,M/IO,CLK,T1 T6 T3 Tw(1+n) T4,35,最小模式下的总线写周期操作,36,总线空闲状态,当CPU不执行总线周期时，总线接口部件不与总线打交道，进入总线空闲周期。此时，CPU内部指令队列已满，且EU单元正在进行有效的内部操作。所以说，总线空操作是总线接口部件对执行部件的等待状态。 总线空闲周期由一系列T1构成，基本维持前一总线周期时的状态。如果前一个总线周期为写周期，AD15AD0的数据仍被继续驱动；如果前一个总线周期为读周期，则AD15AD0在空闲周期处于高阻状态。,37,最大模式下的读总线周期,T1 T6 T3 T4,一个总线周期,无源状态,S6S0,CLK,AD15