微机原理 第三章.ppt

1、第3章 微型计算机的CPU系统,（时间：4次课，8学时）,学习目的与要求,本章主要介绍Intel 8086CPU的基本结构、工作寄存器、总线时序原理知识，只在要求学生通过学习，了解掌握Intel 8086CPU的基本工作原理，熟悉CPU结构和寄存器的使用，了解CPU工作时序等知识，为后续章节奠定硬件基础。,微型计算机的CPU系统,3.1 8086微处理器 3.2 总线周期与总线结构 3.3 8086总线操作时序 3.4 小 结,3.1 8086微处理器,3.1.1 8086CPU的内部结构 3.1.2 8086CPU的内部寄存器 3.1.3 8086CPU的外部引脚及功能,3.1.1 8086

2、CPU的内部结构,8086CPU的内部结构框图如下图所示。从功能上讲，它由两个独立的逻辑单元组成，既总线接口单元BIU和执行单元EU。,1.执行单元EU（Execute Unit）,(1) 算术逻辑单元ALU (2) 标志寄存器FR (3) 数据暂存寄存器 (4) 通用寄存器组 (5) EU控制电路,2.总线接口单元BIU（Bus Interface Unit）,(1) 指令队列缓冲器 (2) 地址加法器和段寄存器 (3) 指令指针寄存器IP (4) 总线控制电路与内部通信寄存器,3.1.2 8086CPU的内部寄存器,8086CPU内部有14个16位寄存器，为了便于说明，又把它们分为三组进行

3、讨论。 1段寄存器 (1)为什么设置段寄存器 (2)段寄存器的功能 (3)信息的分段存储与段寄存器的关系 2通用寄存器 3控制寄存器,一个存储单元的逻辑地址可以如下表示： 段基址：偏移地址（偏移量） 物理地址=段基址10H偏移地址,2通用寄存器 通用寄存器可分为两组：数据寄存器和地址指针与变址寄存器。 （1）数据寄存器（2）地址指针和变址寄存器 设置地址指针和变址寄存器的目的 地址指针和变址寄存器功能,3控制寄存器 （1）指令指针IP （2）标志寄存器F 8086CPU设立了一个16位的标志寄存器，共9个标志。其中6个是状态标志，3个是控制标志，如下图所示：,状态标志： 状态标志位用来反映最近

4、一次ALU操作结果的特征标志。这些标志常常作为条件转移类指令中的测试条件，控制着程序的运行方向 CF（Carry Flag）进位标志。 PF（Parity Flag）奇偶标志 AF（Auxiliary Carry Flag）辅助进位标志 ZF（Zero Flag）零标志 SF（Sign Flag）符号标志 OF（Overflow Flag）溢出标志,控制标志： 控制标志是一种用于控制CPU工作方式或工作状态的标志。用户可以使用指令设置清除，以便改变CPU的工作方式（状态）。 DF（Direction Flag）方向标志。 IF（Interrupt Enable Flag）中断允许标志 TF（T

5、rap Flag）陷阱标志或单步操作标志,3.1.3 8086CPU的外部引脚及功能,1地址数据总线AD15AD0（双向、三态） 2地址状态线A19S6A16S3（输出、三态）,3控制总线 （1） 总线高字节允许状态，BHES7（输出、三态） （2）读控制信号线（输出、三态） （3）准备好信号READY（输入） （4）等待测试信号TEST（输入） （5）可屏蔽中断请求信号INTR（输入） （6）非屏蔽中断请求信号NMI（输入） （7）复位信号RESET（输入） （8）系统时钟CLK（输入） （9）最小最大方式信号MNMX（输入） （10）其他控制信号（2431）引脚 4电源线VCC和地线GND

6、,32 总线周期与总线结构,321 8086的总线周期 1. 总线周期 2. 空闲状态TI（Idle State） 3. 等待状态TW（Wait State） 322 8086最小方式时引脚功能和总线结构,321 8086的总线周期,322 8086最小方式时引脚功能和总线结构,1. 8086最小方式时的引脚功能 80868088CPU最小方式用于单微处理器组成小系统，在这种方式中，由80868088CPU直接产生小系统所需要的全部控制信号。 2. 8086最小方式时系统的总线结构 为了尽可能适应各种各样的使用场合，在设计8086 CPU芯片时， 使它们可以在两种模式下工作，即最小模式和最大模式。,33 8086总线操作时序,1学习时序的目的 （1）深入理解微处理机的内部操作原理； （2）了解时序有利于我们在编源程序时适当选用指令，以缩短指令的存储空间和指令的执行时间； （3）有助于更好地解决CPU与存储器以及各种外设之间的时序配合问题； （4）当微型机用于实时控制时，必须估计CPU完成操作所需的时间，以便与控制过程相配合。,28086CPU最小方式时的总线周期时序 （1）读总线周期时序 【图39】 （2）写总线周期时序 【图310】 （3）中断响应周期时序 【图311】 （4）总线请求与总线响应时序,小 结,