微机原理 第4章+存储器系统.ppt

1、第4章,存储器系统,本章重点,半导体存储器分类 半导体存储器芯片的性能指标 常用存储芯片使用 存储器系统的设计,4.1存储器概述,内存是主存储器，存放当前运行的程序和数据。 直接编址范围由CPU地址总线条数决定，8086：1MB(220)，80386：4GB(22230)； 特点：快，容量小，随机存取，CPU可直接访问； 一般由MOS型半导体存储器组成； 分RAM、ROM 。,外存是辅助存储器，存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取，可长期保存程序和数据； 通常由磁、金属涂层、半导体介质构成； 磁盘、磁带、CD、DVD、存储卡、U盘等。,存储器分内部存储器(内存)和外

2、部存储器(外存)。,4.1.1半导体存储器的分类,微机中的内存储器通常由半导体存储器构成，按存取方式分为随机读写存储器(RAM)和只读存储器(ROM)。,根据存储器芯片内部基本单元电路的结构不同，RAM又分为： (1)静态随机读写存储器SRAM,一、随机读写存储器RAM,(2)动态随机读写存储器DRAM,双稳态触发器电路构成。速度快，容量小。,用电容存储信息，速度慢，集成度高，容量大。但电容有漏电存在， 需要定时“刷新”。,(3)非易失性随机读写存储器NVRAM,存储电路由SRAM和E2PROM共同构成。正常运行时同SRAM；掉电或电源故障SRAM信息自动保护到E2PROM。,4.1.1半导体

3、存储器的分类,（1）掩膜式ROM 采用掩膜工艺（即光刻图形技术）一次性直接写入的。,二、只读存储器ROM,4.1.1半导体存储器的分类,（2）可编程PROM（PROM） 熔丝断开和接通存储信息，只能写一次，不能擦除和改写。,（3）可擦除可编程ROM（EPROM） 是紫外线EPROM，照1520min擦除，写入要专用编程器。,（4）电可擦除可编程ROM（E2PROM） 在线E2PROM，编程改写不需专用设备，某引脚上加规定电压即可。,（5）闪速存储器FLASH（Flash Memory） 类似E2PROM，擦写速度快，按块擦写。,4.1.2 半导体存储器主要性能指标,存储容量：存储单元个数M每单

4、元位数N。 例如：SRAM 6264容量为：8K8 bit DRAM Intel 2164A容量为：64K1 bit,存取时间：从启动读(写)操作到操作完成的时间(ns)。 存取周期：连续启动两次独立的存储器操作所需最小时间间隔。,可靠性：用平均无故障间隔时间MTBF来衡量 功耗(mw毫瓦)：操作(动态)功耗、维持(静态)功耗 性能/价格比,尽量选用存储容量大的芯片，以减少总芯片数。,CPU读写存储器的时间必须大于存储芯片的存取时间。,4.1.3半导体存储器的基本结构,存储器逻辑结构示意图,存储体(内容),根据地址信号确定地址,4.1.3半导体存储器的基本结构,半导体存储器芯片内部(虚线框)：

5、由地址寄存器、地址译码器、存储体、读写驱动电路、数据寄存器和读写控制逻辑等组成。,一、存储体,是存储信息的实体，由存储元组成。存储元是存储一位二进制“0”或“1”的基本存储电路。,存储体内基本存储电路的排列结构通常有两种方式：字结构和位结构。,4.1.3半导体存储器的基本结构,二、地址译码器,三、读写控制电路,单译码方式,接受CPU的地址信息，并译码选中芯片内某存储单元。,双译码方式,接收CPU传来的控制命令，产生相应时序信号对存储器进行读/写控制。,4.2随机读写存储器RAM,一、典型SRAM芯片,CMOS RAM芯片6264(8KB) 主要引脚功能 与系统的连接使用,典型静态RAM芯片有I

6、ntel公司的： 6264(8K*8)、 62128(16K*8)、 62256(32K*8)、 62512(64K*8),SRAM 6264芯片外部引线图,4.2随机读写存储器RAM,地址线： A0A12 数据线： D0 D7 输出允许信号：OE 写允许信号： WE 选片信号： CS1、CS2,6264的工作过程：,读操作：地址； CS1=0、CS2=1 ； OE=0， WE=1；数据 写操作：地址；数据； CS1=0、CS2=1 ； OE=*， WE=0 有对应的工作时序。,6264芯片的主要引线：,4.2随机读写存储器RAM,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A1

7、2,MEMW,MEMR,译码电路,高位地址信号,D0D7,6264芯片与系统的连接,CPU或计算机系统,SRAM 6264,4.2随机读写存储器RAM,（1）全地址译码,低位地址线直接接存储器芯片的地址线；剩余的全部高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个惟一的内存地址。,存储器 芯片,译 码 器,低位地址,高位地址,全部地址,片选信号,译码电路：将输入的一组高位地址信号通过变换，产生一个有效输出信号，用于选中某个存储器芯片，从而确定该存储器芯片在内存中的地址范围。有三种译码方式。,存储器 芯片,存储器 芯片,4.2随机读写存储器RAM,6264芯片的地址范围：F0000

8、HF1FFFH 1111000 0000 11110001111,A19,A18,A17,A16,A15,A14,A13,&与非,1,#CS1,A12 A0,D7D0,高位地址线全部参加译码,6264,A12-A0,D7-D0,#OE #WE,全地址译码例子：,（2）部分地址译码,用部分高位地址信号（而不是全部）作为译码信号，使得被选中的存储器芯片占有几组不同的地址范围；,部分地址译码例子：,两组地址： A18=1： F0000HF1FFFH A18=0： B0000HB1FFFH,A19,A17,A16,A15,A14,A13,&,1,高位地址线全部参加译码，A18除外,6264 CS1,4

9、.2随机读写存储器RAM,下例使用高6位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。,4.2随机读写存储器RAM,（3）线选地址译码,用高位地址信号（一根或几根）作为译码信号，使得被选中的存储器芯片占有几组不同的地址范围；,线选地址译码例子：,地址？,A13,6264 CS1,下例使用A13作为译码信号，从而使被选中芯片的每个单元都占有26个地址。,4.2随机读写存储器RAM,应用举例,例：将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH，使用74LS138译码器构成译码电路。,Y0# G1 Y1# G2A Y2# G2

10、B Y3# Y4# A Y5# B Y6# C Y7#,片选信号输出,译码允许信号,地址信号输入,（接到不同的存储体上）,74LS138逻辑图：,4.2随机读写存储器RAM,74LS138真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C),1,1,1,1,1,1,1,1,X X X,其 他 值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,1,1,0,1,1,1,1,1 0 0,1 0 0,1,1,1,

11、1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,C B A,G1 G2A G2B,4.2随机读写存储器RAM,CPU,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,A19,74LS138,G1,G2A,G2B,C,B,A,&,&,A18,A14,A13,A17,A16,A15,VCC,Y0,地址范围为：38000H39FFFH,与系统连

12、接示意图(全地址译码),6264,4.2随机读写存储器RAM,CPU,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,G1,G2A,G2B,C,B,A,&,&,A19,A14,A13,A17,A16,A15,VCC,Y0,A18不参加译码： 地址范围为：38000H39FFFH 或78000H79FFFH,与系统连接示意图(线选地址译码),6264,4.2随机读写存储器RAM,CPU,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,&,A19,A14,A13,A17,A16,A15,VCC,A13

13、A18不参加译码： 地址范围？,与系统连接示意图(线选地址译码),A18,6264,二、典型DRAM芯片,4.2随机读写存储器RAM,特点： 存储元主要由电容构成，由于电容存在漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新，相应的外围电路较复杂；,定时刷新间隔一般为几微秒几毫秒；,集成度高(存储容量大，可达1Gbit/片以上)，功耗低，但速度慢(10ns左右)；,DRAM在微机中应用非常广泛，如微机的内存条、显存等。,4.2随机读写存储器RAM,典型DRAM芯片Intel 2164A,容量：64K*1,4.2随机读写存储器RAM,主要引线,A0A7：地址输入线。分时复用。每次8位地

14、址信号送到芯片上，分别为行地址和列地址，构成16位地址通过行列译码选中要寻址的单元。,RAS：行地址选通信号。用于锁存行地址； CAS：列地址选通信号； 地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中,WE=O 数据写入 WE=1 数据读出,WE：写允许信号,DIN： 数据输入 DOUT： 数据输出,4.2随机读写存储器RAM,DRAM的工作过程 数据读出： （1）行地址A0A7，RAS有效，下降沿锁存行地址； （2）列地址A0A7，CAS有效，下降沿锁存列地址； （3）保持WE=1，在CAS=0期间，DOUT端输出并保持。,4.2随机读写存储器RAM,

15、数据写入：与数据读出过程基本类似，区别是送完列地址后，要将WE端置为低电平，然后把要写入的数据从DIN端输入。,4.2随机读写存储器RAM,刷新：将存放的每位信息读出并重新写入过程。 （1）CAS=1，无效； （2）送行地址，RAS=0，有效； （3）芯片内刷新电路将所选行单元的信息刷新； （4）将行地址循环一遍，刷新整个芯片所有单元。,DRAM要求每隔28ms刷新一次，这个时间称为刷新周期。在刷新期间，DRAM不能进行正常的读写操作的，是由刷新控制电路来保证。,4.2随机读写存储器RAM,2164A在系统中的连接,4.3只读存储器ROM,一、典型EPROM芯片,特点： 可多次编程写入 掉电后

16、内容不丢失 需用紫外线擦除内容,常用EPROM芯片有Intel 2732(4KB)、 2764(8KB)、 27128(16KB)等。,EPROM 2764,4.3只读存储器ROM,1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15,VPP,A12,A7,A0,D0,D1,D2,地,D3,D4,D5,D6,D7,CE,A10,OE,A11,A9,A8,NC,PGM,VCC,A1,A2,A3,A4,A5,A6,1、8K8bit芯片，其引脚与SRAM 6264完全兼容： 2、地址信号：A0 A12 3

17、、数据信号：D0 D7 4、输出允许信号：OE 5、片选信号：CE 6、编程脉冲输入：PGM=0，编程输入。读操作时PGM=1 7、 VCC=+5V，VPP=+21V（+12.5V，+15V，+25V）。,EPROM 2764,4.3只读存储器ROM,2764的工作方式,数据读出： A0 A12，OE=CE=0，D0 D7 编程写入 擦除：1520分钟,标准编程：编程负脉冲505ms 快速编程：编程负脉冲100us，写10次,编程写入的特点： 每出现一个编程负脉冲就写入一个字节数据。,工作方式,4.3只读存储器ROM,二、典型E2PROM,特点： 可在线编程写入 掉电后内容不丢失 电可擦除,E

18、2PROM芯片2817A (2K8bit),11根地址线（A0 A10） 8位数据线（D0 D7） 输出允许信号（OE） 写允许信号（WE） 片选信号（CE） 状态输出端（READY/BUSY）,引脚信号：,Intel 2817A最大读出时间250ns，工作电流150mA，维持电流50mA,4.3只读存储器ROM,2817A工作方式,数据读出 编程写入： 擦除：,字节写入：A0A10，CE=WE=OE=1，D0D7，BUSY=0，写入一个字节，BUSY=1,字节擦除：一次擦除一个字节,A0A10，CE=OE=0，WE=1， BUSY高阻，从D0D7读出数据,4.3只读存储器ROM,编程速度快，

19、掉电后内容又不丢失。 特点： 通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。 应用： 构成存储卡，BIOS，便携式闪存硬盘、MP3等。,工作方式：,数据读出 编程写入： 擦除,读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记,数据写入，写软件保护,字节擦除，块擦除，片擦除 擦除挂起,三、闪存(flash memory)E2PROM,4.3只读存储器ROM,17根地址线A0 A16，A7 A16寻1024个分区地址，A0 A6寻各分区的128个字节单元 8位数据线（I/O0 I/O7） 输出允许信号（OE） 写允许信号（WE） 片选信号（CE）,引脚信号：,ATMEL公司的AT

20、29C010A，单一+5V闪存，容量1M1bit，快速读出时间70ns，分区(1024区128字节)快速编程周期10ms，低功率有效电流50mA，维持电流100mA。,编程电压VPP、工作电压VCC均为+5V，VSS接地,AT29C010A工作方式,4.3只读存储器ROM,软件数据保护：,数据读出：,编程：,字节装载：,A0A16，CE=OE=0，WE=1，从I/O0I/O7读出数据,装入每一分区待编程的128字节数据或数据保护的软件编码。A0A16，CE=WE=0，OE=1，数据在CE、WE上升沿时锁存。,以分区为单位进行再编程，一般在150s内结束装入；编程周期。自动擦除分区内容，对锁存的

21、数据在定时器作用下编程。,通过程序指令可以开启或关闭软件数据保护特性。,4.4存储器系统设计,一、系统内存配置,IBM PC/XT内存配置示意图,8086 CPU的中断服务程序入口地址固定存放在内存00000H003FFH地址空间。,二、存储器系统设计应注意的问题,(1)CPU总线的负载能力,4.4存储器系统设计,(2)CPU时序和存储器存取速度之间的配合,(3)存储器容量配置及地址分配 计算机运行环境的需要； 微处理器直接寻址范围； ROM区的设置； 特殊用途所规定的固定地址；,(4)控制信号的连接,三、存储器的扩展,4.4存储器系统设计,位数扩展,用8片2164A芯片构成64KB存储器,L

22、S138,A16A19,2164A,2164A,2164A,DB,AB,D0,D1,D7,A0A7 A8A15,译码输出,读写信号,A0A19,D0D7,A0A7 A8A15,A0A7 A8A15,位扩展方法：,将每片地址线、控制线并联，数据线分别引出； 位扩展特点： 存储器单元数不变，位数增加。,字扩展,4.4存储器系统设计,64K8位的SRAM芯片构成128KB存储器,地址空间的扩展；,每个芯片地址线、数据线、控制线并联，片选端分别引出，使每个芯片占据不同地址范围。,地址为：20000H2FFFFH和30000H3FFFFH,字位同时扩展,4.4存储器系统设计,两组芯片的地址范围是多少？,

23、4.4存储器系统设计,四、CPU(8086/8088)与存储器的连接,存储器芯片选择 存储器类型 容量 (1)字结构：一片一组； (2)位结构：n片一组； 速度 负载 性能/价格比,译码方法 线选法 部分地址译码法 全地址译码法,4.4存储器系统设计,四、CPU(8086/8088)与存储器的连接,例：8086/8088CPU配置16KB的EPROM，32KB的RAM，EPROM选用2764(8K*8)的芯片，RAM选用静态6264(8K*8)构成扩充存储器。要求： （1）ROM区地址：80000H-83FFFH； （2）RAM区地址：84000H-8BFFFH； （3）采用全译码方式。,解：

24、所需芯片数： EPROM 2764：16KB/8KB=2 片 RAM 6264：32KB/8KB=4 片 分别以8088 CPU和8086 CPU来讲，因为8086 CPU要考虑奇偶分体。 （1）8088 CPU地址分配表：,M/IO A19 A18 A17 A16 A15 A14 A13 A12 A1 A0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0

25、0 0 0 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 1 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 1,80000H 81FFFH,8KB,82000H 83FFFH,8KB,84000H 85FFFH,8KB,86000H 87FFFH,8KB,88000H 89FFFH,8KB,8A000H 8BFFFH,8KB,R O M 区,2764 (1),2764 (2),R A M 区,6264 （1）,6264 （2）,6264 （3）,6264 （4）,Y0,Y2,Y4,C B A,G2B,G2A,G1,

26、Y1,Y3,Y5,A17 ，A18或操作后接G2A 。,4.4存储器系统设计,CPU的低位地址线A12A0接每片2764，6264的地址线A12A0，用于片内寻址；,地址总线连接,CPU其余高位地址线A19A14接入74LS138，其中A13，A14，A15接入74LS138译码器输入端A，B，C；,A16接入74LS138的G2B端；,M/IO取反后同A19通过与操作后接入74LS138的G1端；,6264芯片的CS1如上述地址分配表所示连接； CS2接入+5V电源； OE与CPU的RD相连； WE与CPU的WR相连。,数据线的连接,4.4存储器系统设计,将存储器分别与系统数据总线D7D0相

27、连，用于8088与存储器之间进行字节或字传送。,控制线的连接,其连接逻辑电路如下所示。,CE D7 OE D0 A0A12,CE D7 OE D0 A0A12,CS1 WE D7 OE CS2 D0 A0A12,CS1 WE D7 OE CS2 D0 A0A12,CS1 WE D7 OE CS2 D0 A0A12,CS1 WE D7 OE CS2 D0 A0A12,D7D0,A12A0,A12A0,G1 Y0 G2A Y1 G2B Y2 C Y3 B Y4 A Y5,与,A13,A14,A15,A16,A18,A19,M/IO,RD,WR,+5V,A17,或,M/IO A19 A18 A17

28、A16 A15 A14 A13 A12 A1 A0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 1 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 1,80000H 81FFFH,8KB,82000H 83FFFH,8KB,84000H 85FFFH,8KB,86000H 87FFFH,8KB,88000H 89FFFH,8KB,8A000H 8BFFFH,8KB,R O M 区,2764-H,2764-L,R A M 区,6264-H （1）,6264-L （1）,6264-H （2）,6264-L （2）