计算机组成原理课程设计讲稿.ppt

1、计算机组成原理课程设计,课程设计流程,一、计算机硬件电路设计 二、软件设计 三、调试 四、验收 五、写课程设计报告,一、计算机硬件电路设计（1）,FD-CES基本部件 运算器模块 寄存器堆模块 指令部件模块 内存模块 总线模块 微程序控制模块 启停和时序模块 控制台控制模块,一、计算机硬件电路设计（2）,PLD实验板 PLD实验板的中间是一块Lattice公司的ispLSI2096APLD。 PLD实验板的右上方有一片2K8bit的E2PROM电路ATMEL24C16，它具有加电后在线随机读写、掉电后信息保存等优点，可作为实验计算机的外存，用于保存内存中的程序代码和控存中的微程序代码。 PLD

2、实验板的左下方有一个用于连接PC机并行口的8芯针插，通过它可将PC机编译生成的扩展名为JED的文件下载到ispLSI2096A。 PLD实验板上方有两个40芯针插和一个50芯针插（简称为上左、上中、上右），这三个插头的信号分布分别对应主板下方的三个插座。,一、计算机硬件电路设计（3）,PLD实验板下方有一个20芯针插和一个50芯针插（简称为下左、下右），这两个插头的信号分布分别对应主板下方的两个插座。 上左、上中、上右、下左、下右这五个插头所含信号见图1-28。用PLD实验板进行课程设计时，必须将上左、上中、上右、下左三个插头分别与主板相应插座连接好，并且将SW/USER开关拨到SW位置，下右

3、不用插，它是作单独的步件实验准备的。,一、计算机硬件电路设计（4）,一、计算机硬件电路设计（5）,图1-29是ispLSI2096A的引脚分布以及它在FD-CES实验仪中的连接使用情况，可以看出它们有些引脚只有一种用途，如第32脚（I/O 11），它和实验仪连接使用为CPU提供内存控制信号WC。有些引脚有多种用途，如第96脚（I/O 59），它和实验仪连接用作显示灯L3的信号线或微指令寄存器的一组输出信号线M22。所以在作课程设计时，必须将PC机编译生成的扩展名为JED的文件下载到ispLSI2096A，这个文件就是对ispLSI2096A各引脚的定义以及本章中各部件的信号定义，并且包含了它们

4、的连接。,一、计算机硬件电路设计（6）,一、计算机硬件电路设计（7）,可编程逻辑器件PLD的使用 可编程逻辑器件设计语言ABEL简介 开发使用PLD系统时，应使用语言或逻辑图来描述该PLD的功能，并通过编译、连接、适配，产生可对芯片进行编程的目标文件（该文件一般采用熔丝图格式，如标准的JED文件），然后下载到芯片中。 常用的可编程逻辑器件设计语言为ABEL-HDL（ABEL硬件描述语言），它是DATA I/O开发的一种可编程逻辑器件设计语言，它支持绝大多数可编程逻辑器件。 其他硬件描述语言有VHDL、Verilog。,一、计算机硬件电路设计（8）,ABEL-HDL语言的基本结构 ABEL-HD

5、L语言源文件由一个或多个相互独立的模块组成，每个模块包含了一个完整的逻辑描述。源文件中的所有模块都可以被ABEL-HDL软件同时处理。 ABEL-HDL语言源文件举例如下,文件名为F456.ABL、模块名为M456、标题名为T456。 标头段 MODULE M456 TITLE T456 定义段 IAB10 PIN 45; IAB9PIN 44; IAB8PIN 43; IAB7 PIN 42; IAB6 PIN 41; 逻辑描述段 EQUATIONS IAB7=IAB9 结束段 END,一、计算机硬件电路设计（9）,ISP Synario System简介 ISP Synario Syste

6、m是一个集成环境，可使用ABEL-HDL语言编辑、编译及产生JED文件。这个软件的文件组织方法是：首先建立一个工程文件（扩展名为SYN），然后在工程文件中建立一个或多个逻辑功能描述源文件（扩展名为ABL），在源文件中又包含一个或多个模块。在下面的步骤中，建立了一个工程文件（456.SYN）,其中包含一个逻辑功能描述源文件（F456.ABL），在源文件F456.ABL中包含一个模块（M456）。最后经编译后产生的扩展名为JED文件为456.JED，和工程文件名相同。步骤如下： 在使用该软件之前， PLD板上的串口线接到微机的串口，一般为COM1。 PLD板上的四个插座和FD-CES实验仪上对应的

7、四个扁平电缆正确连接。 PLD板上的并口线接到微机的并口 将FD-CES实验仪上的SW/USER开关拨到SW位置 将FD-CES实验仪上的KAL/KAH、KBL/KBH、KCL/KCH开关分别拨到右、左、左位置，KRL/KRH开关拨到“上面”位置 打开FD-CES实验仪电源。,一、计算机硬件电路设计（10）,1. 找到桌面上的图标ISP Synario，双击启动，见图2-1。,一、计算机硬件电路设计（11）,2.FileNew Project,出现图2-2，选择文件夹，输入工程名，创建新工程。,一、计算机硬件电路设计（12）,3.在图2-3中双击Virtual Device,选择可编程芯片。,

8、一、计算机硬件电路设计（13）,4.选择ISP Synario Device list,在下面的列表中选择ispLSI 2096-80 TQFP128。,一、计算机硬件电路设计（14）,5. SourceNew创建ABEL源文件，在图2-5中选择第二项建立ABEL模块。,一、计算机硬件电路设计（15）,6.输入模块名、文件名和标题。,一、计算机硬件电路设计（16）,7.输入并保存文件，见图2-7。,一、计算机硬件电路设计（17）,8.按图2-7选择，单击Start按钮对源文件进行编译，产生JED文件，图2-9是正在编译。,一、计算机硬件电路设计（18）,9.图2-10是编译完成后的窗口，对号表

9、示无错误，按扭Log可以看编译结果，见图2-11。,一、计算机硬件电路设计（19）,一、计算机硬件电路设计（20）,总结： 熟悉电路，设计连线。 创建工程文件：filename.syn 创建描述文件：filename.abl 生成下载文件：filename.jed 实验箱和主机相连的串口线用来下载程序和微程序. PLD板和主机相连的并口线用来下载硬件电路文件(.JED),一、计算机硬件电路设计（21）,下载软件简介 编译后要将生成的扩展名为JED的文件下载到实验板（PLD板）上的2096A，LATTICE公司提供了下载软件，下面是下载步骤。 1首先将PLD板上的并口线接到微机的并口上，然后找到

10、桌面上的图标WDOWNLD，启动该软件，出现图2-12的窗口。,一、计算机硬件电路设计（22）,一、计算机硬件电路设计（23）,2.选择FileNewOptionISP Chain InterfacePlease select the default2096A，见图2-13。,一、计算机硬件电路设计（24）,3.单击确定后出现窗口图2-14。选择Browse，找到要下载的JED文件，单击常用工具栏的下载图标（从左数第8个）即可。,二、软件设计(1),FD-CES系统软件的使用 FD-CES系统软件是为FD-CES实验仪与微机相连以构成高层次实验系统所使用的配套软件，它提供编辑、汇编、反汇编、文

11、件传送及调试等功能。 在这个系统中，共使用4种文件，它们的功能简介如下： FILENAME.ASM 汇编语言源程序，用于联机调试的程序，由用户自己编写，经过汇编后生成FILENAME.OBJ就可以下载到PLD板的内存使用了。FILENAME是文件名。 INS.DEF 指令定义文件，它是汇编指令和机器码的对照表，在对FILENAME.ASM进行汇编时使用。 FILENAME.MID 微程序文件，它对指令系统中的每条汇编指令进行微指令定义，用于对汇编指令进行解释，发出微操作，执行汇编指令，这个文件经编译后生成FILENAME.DAT文件，下载到PLD板的控存使用。 BIT.DEF 微指令每位的定义

12、，和FILENAME.MID配合使用，共24位。,二、软件设计(2),*.ASM,INS.DEF,*.MID,BIT.DEF,二、软件设计(3),二、软件设计(4),在使用该软件之前， 实验箱上的串口线接到微机的串口，一般为COM1。 PLD板上的四个插座和FD-CES实验仪上对应的四个扁平电缆正确连接。 PLD板上的并口线接到微机的并口 将FD-CES实验仪上的SW/USER开关拨到SW位置 将FD-CES实验仪上的KAL/KAH、KBL/KBH、KCL/KCH开关分别拨到右、左、左位置，KRL/KRH开关拨到“上面”位置 打开FD-CES实验仪电源。 FD-CES系统软件的使用步骤如下：

13、1.找到桌面上的图标FDCES，启动，见图3-1。,二、软件设计(5),FD-CES Assembler用于对汇编源程序和微程序进行编辑、汇编，最后生成FILENAME.OBJ和FILENAME.DAT。 FD-CES Debugger是将FD-CES Assembler最后生成FILENAME.OBJ和FILENAME.DAT，下载到PLD板联机调试。 2选择FD-CES Assembler后出现图3-2。,二、软件设计(6),3.选择FileNew建立新文件，见图3-3。 4.编辑汇编源程序，保存，见图3-4。,二、软件设计(7),5选择Assemble DisAssemble中的Asse

14、mble对汇编源程序进行汇编，图3-5是汇编正确的情况。,二、软件设计(8),6编辑并保存INS.DEF文件，见图3-6，这个文件不用汇编。,二、软件设计(9),7编辑并保存微程序文件，见图3-7。 8.对微程序文件进行编译，选择Assemble DisAssemble中的Gen，产生扩展名为DAT的文件，见图3-8。,二、软件设计(10),9编辑并保存BIT.DEF文件，见图3-9，这个文件不用编译。,10选择FD-CES Debugger后见图3-10，选择串行口，一般为Com1,二、软件设计(11),11单击确定后见图3-11。 12选择Structure中的Structure4，见图3

15、-12。,二、软件设计(12),13选择LoadProgram，将目标文件下载到微机的内存，用户要选择要下载的文件名，并在Load at中给出启动地址（在此为000），在本步执行前一定要将FD-CES实验仪上的M/CM开关拨到M位置。见图3-13。,二、软件设计(13),二、软件设计(14),图3-14是一个提示，在本步执行前一定要将FD-CES实验仪上的M/CM开关拨到M位置。,图3-15是传送目标文件成功的对话框。,14选择LoadMicro Program，将编译后的微程序文件（扩展名为DAT）下载到微机的内存，用户要选择要下载的文件名，在本步执行前一定要将FD-CES实验仪上的M/CM开关拨到CM位置。见图3-16。,二、软件设计(15),图3-17是一个提示，在本步执行前一定要将FD-CES实验仪上的M/CM开关拨到CM位置。,图3-18是传送微程序文件成功的对话框。 利用同样的步骤将BIT.DEF下载到控存。如果不用单步执行，可不用下载BIT.DEF文件。,15选择RunStart at，输入启动地址开始联机调试，在本步执行前一定要将FD-CES实验仪上的M/CM开关拨到M位置。见图3-19。也可以通过控制台操作， RET键 输入启动地址000 LOAD键 STRT键。,二、软件设计(16),微程序入口