数电：第二章 组合逻辑电.ppt

1、第二章 组合逻辑电路,组合逻辑电路中的竞争冒险,2,编码器,5,数值比较器,4,组合逻辑电路的分析与设计,1,译码器与数据分配器,6,加法器与算术逻辑单元,3,数据选择器,7,任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，称为组合逻辑电路。,输入,输出,任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，称为组合逻辑电路。,任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，称为组合逻辑电路。,从电路结构上：,由常用逻辑门电路组合而成。,从功能特点上：,逻辑函数都是组合逻辑函数。,从表示方法上：,真值表、卡诺图、逻辑表达式、逻辑图、波形图。,组合逻辑电路的分析与设

2、计,1 组合逻辑电路的分析,(1) 分析方法,根据给定的逻辑图写出输出函数的逻辑表达式；,进行化简，求出最简与或表达式；,列出输出函数的真值表；,说明给定电路的基本功能；,1 组合逻辑电路的分析,(2) 分析举例,例1：,组合逻辑电路的分析与设计,组合逻辑电路的分析与设计,1 组合逻辑电路的分析,(2) 分析举例,逻辑表达式,化简,功能说明,完成A和B的与非运算,组合逻辑电路的分析与设计,2 组合逻辑电路的设计,(1) 设计方法,进行逻辑抽象,进行化简；,画出逻辑图。,分析设计要求，确定输入、输出以及它们之间的关系,设定变量,状态赋值,列真值表,组合逻辑电路的分析与设计,2 组合逻辑电路的设计

3、,(2) 设计举例,例1：设计一个路灯控制电路，要求实现的功能：当总电源开关闭合时候，安装在三个不同地方的三个都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。,组合逻辑电路的分析与设计,2 组合逻辑电路的设计,状态赋值: 0:开关断开和灯灭；1:开关闭合和灯亮；,列真值表。,(1)逻辑抽象,输入、输出信号: 输入：四个开关状态；输出：路灯的亮灭；,设定变量: S:总电源开关；A、B、C分别表示三个分开关；,组合逻辑电路的分析与设计,2 组合逻辑电路的设计,真值表,组合逻辑电路的分析与设计,2 组合逻辑电路的设计,(2)化简,1,1,1,1,组合逻辑电路的分析与设计,2 组合逻辑电路的设

4、计,(3)画逻辑电路图,组合逻辑电路的分析与设计,2 组合逻辑电路的设计,(3)画逻辑电路图,例2：设计一位全减器。(1)用与或非门实现；(2)用异或门实现,组合逻辑电路的分析与设计,例2：设计一位全减器。(1)用与或非门实现；(2)用异或门实现,真值表,组合逻辑电路的分析与设计,卡诺图,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,例2：设计一位全减器。(1)用与或非门实现；(2)用异或门实现,利用对0格画圈求相应的与或非式：,(1)用与或非门实现：,组合逻辑电路的分析与设计,1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,0,组合逻辑电路的分析与设计,组合逻辑

5、电路的分析与设计,(2)用异或门实现：,1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,0,利用对1格画圈求相应的与或式：,该电路有两个输出函数，应从整体进行化简。尽量利用公共项使整个电路使用的逻辑门的种类个数少，而不是将每个输出函数化为最简。,组合逻辑电路的分析与设计,组合逻辑电路的分析与设计,组合逻辑电路中的竞争冒险,由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。,组合逻辑电路中的竞争冒险,1 产生竞争的原因,延迟,组合逻辑电路

6、中的竞争冒险,2 竞争冒险的判断,代数法、卡诺图、实验法,(1)代数法,函数表达式在一定条件下可以简化成 或 的形式，则A变化可能引起冒险现象。,检查表达式，若某个变量同时以原变量和反变量的形式出现在函数表达式中，则该变量具备有竞争力。,2 竞争冒险的判断,组合逻辑电路中的竞争冒险,(2)卡诺图法,在逻辑函数的卡诺图中 ，函数表达式的每个乘积项对应于一个卡诺圈。如果两个卡诺圈存在相切部分，且相切部分有未被另一个卡诺圈圈住，那么实现该逻辑函数的电路存在冒险。,组合逻辑电路中的竞争冒险,2 竞争冒险的判断,例,1,1,1,1,1,1,1,1,组合逻辑电路中的竞争冒险,2 竞争冒险的判断,(3)实验

7、法,两个以上的输入变量同时变化引起的冒险难以用代数法和卡诺图法判断。利用示波器观察在输入信号各种变化情况下的输出信号，发现毛刺则分析并加以消除。,组合逻辑电路中的竞争冒险,3 消除竞争冒险的方法,修改逻辑设计、增加输出滤波、增加选通电路,(1)修改逻辑设计,通过增加冗余项或者消掉互补相乘项。,例:,当B=C=1时，出现,产生竞争冒险,组合逻辑电路中的竞争冒险,3 消除竞争冒险的方法,1,1,1,1,1,1,1,1,3 消除竞争冒险的方法,(2)增加输出滤波,逻辑电路在较慢速度下工作，可以在输出端并联一个电容器，使输出波形上升沿和下降沿变化比较缓慢，可以对很窄的负跳变脉冲起到平波的作用。,(3)

8、增加选通电路,增加选通信号，避开毛刺。毛刺仅仅发生在输入信号变化的瞬间，在这段时间内先将门封住，带电路进入稳定后，再加选通脉冲选取输出结果。,组合逻辑电路中的竞争冒险,加法器与算术逻辑单元,加法器是一种算术运算电路，其基本功能是实现两个二进制数的加法运算。,1 半加器和全加器,(1) 半加器,仅考虑加数和被加数而不考虑低位进位的加法运算即为半加。,加法器与算术逻辑单元,1 半加器和全加器,(1) 半加器,如果Ai和Bi是两个相加的1位二进制数，Si是半加和，Ci是半加进位。,由真值表可直接写出逻辑表达式为,加法器与算术逻辑单元,加法器与算术逻辑单元,(2) 全加器,不仅考虑加数和被加数，而且考

9、虑低位进位的加法运算即为全加。,如果用Ai和Bi表示A、B两个数中的第i位，用Ci表示来自低位(i-1)的进位，Si是全加和，Ci+1表示送给高位(i+1)的进位。,加法器与算术逻辑单元,(2) 全加器,真值表,不仅考虑加数和被加数，而且考虑低位进位的加法运算即为全加。,加法器与算术逻辑单元,(2) 全加器,输出函数表达式,不仅考虑加数和被加数，而且考虑低位进位的加法运算即为全加。,加法器与算术逻辑单元,(2) 全加器,不仅考虑加数和被加数，而且考虑低位进位的加法运算即为全加。,加法器与算术逻辑单元,(2) 全加器,例：用两个半加器加上合适的逻辑门电路构成一个全加器,比较半加器和全加器的函数表

10、达式,半加器,全加器,加法器与算术逻辑单元,(2) 全加器,例：用两个半加器加上合适的逻辑门电路构成一个全加器,加法器与算术逻辑单元,2 集成加法器,集成加法器按运算方式可分为串行加法器和并行加法器。串行加法器是指最低位开始逐位相加，直至最高位，最后得到和数。由于速度慢，所以很少使用。,并行加法器是指两个二进制数的各位并行相加的电路。并行加法器的进位又分为串行和并行两种。,加法器与算术逻辑单元,(1) 4位超前进位加法器,全加器是指在两个二进制数Ai和Bi相加时，要考虑低位进位数Ci-1，所以，它是3个1位二进制数进行相加“求和”及“进位”的逻辑电路。若3个1位二进制数的取值为1是奇数个，则其

11、“和数”必为1；若其中任意两个取值为1，则“进位”Ci+1为1。,2 集成加法器,加法器与算术逻辑单元,在4位二进制加法器中，每个全加器的进位信号：,2 集成加法器,(1) 4位超前进位加法器,加法器与算术逻辑单元,2 集成加法器,加法器与算术逻辑单元,(2) 集成加法器74LS283的应用,74LS283是典型的4位二进制超前进位加法器。其中A3A2A1A0和B3B2B1B0分别为4位二进制被加数和加数输入， CI为相邻低位的进位输入，S3S2S1S0为相加后的4位和输出， CO为相加后的进位输出。适用于高速数字计算、数据采集及控制系统，而且扩展方便。,加法器与算术逻辑单元,(2) 集成加法

12、器74LS283的应用,例1：用74LS283实现两个7位二进制数的加法器,加法器与算术逻辑单元,一个十进制加法器至少需要九个输入和五个输出。每个十进制数都要用四位二进制代码表示，再加上一位来自低位的进位输入。同时，和也要用四位二进制数表示，再加上一位向高位的进位输出。,两个1位8421BCD相加，最小数为0H，最大为18H，如考虑低位进位，则为19H。,例2：用74LS283实现1位8421码的加法运算,加法器与算术逻辑单元,例2：用74LS283实现1位8421码的加法运算,两个1位8421BCD相加，最小数为0H，最大为18H，如考虑低位进位，则为19H。,和,小于等于9,无进位,有进位

13、,大于9，小于F,大于F,需要调整,在十进制下有进位,加法器与算术逻辑单元,加法器与算术逻辑单元,加法器与算术逻辑单元,8421码运算无进位,在十进制下无进位,在十进制有进位,加0110调整,加0000调整,8421码运算有进位,加0110调整,加法器与算术逻辑单元,加法器与算术逻辑单元,在十进制有进位，8421码运算无进位,1,1,1,1,1,1,8421码运算有进位,得到修正条件：,加法器与算术逻辑单元,校正电路,数值比较器,比较既是一个十分重要的概念，也是一种最基本的操作。数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。在数字电路中，数值比较器的输入是要进行比较的二进制数，输

14、出是给出“大于”、“等于”和“小于”三种结果。,数值比较器,1 数值比较器的设计,(1) 1位数值比较器,1位数值比较器的输入信号是两个要进行比较的1位二进制数。现用A、B表示输入信号，用FAB、FA=B、FAB时，FAB=1；当A=B时，FA=B =1；当AB时，FAB =1。,数值比较器,1 数值比较器的设计,(1) 1位数值比较器,数值比较器,1 数值比较器的设计,(1) 1位数值比较器,数值比较器,1 数值比较器的设计,(1) 1位数值比较器,由真值表可得到如下逻辑表达式,数值比较器,1 数值比较器的设计,(1) 1位数值比较器,逻辑图：,数值比较器,1 数值比较器的设计,(2) 4位

15、数值比较器,4位数值比较器要比较的是两个4位二进制数A=A3A2A1A0、B=B3B2B1B0，比较结果用L、G、M表示，且A时，；A=B时，G=1；AB时，M=1。,数值比较器,1 数值比较器的设计,(2) 4位数值比较器,数值比较器,1 数值比较器的设计,(2) 4位数值比较器,从最高位开始比较，依次逐位进行，直到比较出结果为止。,若A3B3 ，则AB，L=1，G=M=0。,若A3=B3 ，即G3=1时，A2B2，则AB，L=1，G=M=0。,若A3=B3 ，A2=B2,即G3=G2=1时，A1B1，则AB，L=1，G=M=0。,若A3=B3 ，A2=B2,A1=B1，即G3=G2=G1=

16、1时，A0B0，则AB， L=1，G=M=0。,数值比较器,1 数值比较器的设计,(2) 4位数值比较器,若A3=B3 ，A2=B2, A1=B1，A0=B0，即G3=G2=G1=G0=1时则A=B，G=1。,如果A不大于B也不等于B,即时,则A必然小于B。,数值比较器,1 数值比较器的设计,(2) 4位数值比较器,数值比较器,2 集成数值比较器,(1) 集成数值比较器74LS85的功能,74LS85是采用并行比较结构的4位二进制数比较器。,P,Q,数值比较器,2 集成数值比较器,(1) 集成数值比较器74LS85的功能,输入变量包括两个4位二进制数A3A2A1A0与B3B2B1B0以及级联输

17、入ab、ab、ab、a=b是低位数的比较结果，由级联的低位芯片送来，用于与其它数值比较器的扩展连接，以便组成位数更多的数值比较器。,数值比较器,2 集成数值比较器,(1) 集成数值比较器74LS85的功能,数值比较器,2 集成数值比较器,(1) 集成数值比较器74LS85的功能,数值比较器,2 集成数值比较器,(2) 集成数值比较器74LS85的扩展和应用,例：用两片74LS85扩展构成8位数值比较器，画出逻辑图。,编码器,一般地说，用文字、符号或者数字表示特定对象的过程都可以叫做编码。日常生活中就经常遇到编码问题。汉字、十进制数用电路实现比较困难，所以在数字电路中不用它们编码，而是用二进制数

18、进行编码，相应的二进制数叫做二进制代码。编码器就是实现编码操作的电路。,编码器,1 编码器的工作原理,(1) 二进制编码器,用n位二进制代码对N=2n个信号进行编码的电路叫做二进制编码器。,2n个输入,n位二进制编码输出,编码器,1 编码器的工作原理,(1) 二进制编码器,8线-3线普通编码器的输入是八个需要进行编码的信号，用I0I7表示，输出是用来进行编码的3位二进制代码（用Y0、Y1、Y2表示），所以又叫三位二进制编码器。由于编码器在任何时刻，只能对一个输入信号进行编码，即不允许有两个和两个以上输入信号同时存在的情况出现，也就是说I0、I1、I7是一组互相排斥的变量。,编码器,8-3二进制

19、编码器真值表,编码器,8-3编码器的输出表达式：,8-3编码器逻辑图,能实现二十进制编码的电路叫做二十进制编码器。,编码器,1 编码器的工作原理,(2) 二-十进制编码器,编码器,输出,输入,每一个输出信号的表达式,编码器,逻辑图,(2) 二-十进制编码器,编码器,(3) 优先编码器,在优先编码器中则不同，允许几个信号同时输入，但是电路只对其中优先级别最高的进行编码，不理睬级别低的信号，或者说级别低的信号不起作用，这样的电路叫做优先编码器。也就是说，在优先编码器中是优先级别高的信号排斥级别低的，即具有单方面排斥的特性。优先级别的高低，则完全是由设计人员根据各个输入信号轻重缓急情况决定的。,编码

20、器, 8线-3线优先编码器,在8线-3线普通编码器中，假定I7优先级别最高，I6次之，依此类推，I0最低，并分别用Y2 Y1 Y0取值为000、001、111表示I0、I1、I7。,(3) 优先编码器,编码器, 8线-3线优先编码器,编码器, 8线-3线优先编码器,编码器, 8线-3线优先编码器,编码器,集成优先编码器有TTL和CMOS的定型产品。例如，集成的8线-3线优先编码器74LS148（TTL型）、CC4532（CMOS型），集成的10线-4线优先编码器74LS147、CC40147等。,2 集成优先编码器,编码器,2 集成优先编码器74LS148,编码器,2 集成优先编码器74LS1

21、48,编码器,用两片74LS148组成16位输入、4位二进制码输出的优先编码器，分析其工作原理。,译码器,译码是编码的逆过程，在编码时，每一种二进制代码状态，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。,1 译码器的分析与设计,(1) 二进制译码器,把二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫做二进制译码器，也称为变量译码器，因为它把输入变量的取值全翻译出

22、来了。,译码器,1 译码器的分析与设计,(1) 二进制译码器,输入n位二进制代码,输出m个信号码,译码器,1 译码器的分析与设计,(1) 二进制译码器,严格地讲，不知道编码是无法译码的。在二进制译码器中，一般情况下都把输入的二进制代码状态当成二进制数，输出就是相应十进制数的数值，并用输出信号的下标表示。,译码器,(1) 二进制译码器,译码器,(1) 二进制译码器,得输出表达式：,译码器,(1) 二进制译码器,由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻辑图是由与门组成的阵列，这也是译码器基本电路结构的一个显著特点。,二进制译码器是全译码的电路，它把每一种输入二进

23、制代码状态都进行了翻译。如果把输入信号当成逻辑变量，输出信号当成逻辑函数，那么每一个输出信号就是输入变量的一个最小项，所以二进制译码器在其输出端提供了输入变量的全部最小项。,译码器,(2) 二-十进制译码器,将十进制数的二进制编码即BCD码翻译成对应的十个输出信号的电路，叫做二-十进制译码器。因为在一般情况下，BCD码都是由4位二进制代码组成，形成4个输入信号，故常把二-十进制译码器叫做4线-10线译码器。,译码器,(2) 二-十进制译码器,译码器,(2) 二-十进制译码器,译码器,(2) 二-十进制译码器,利用卡诺图化简法，利用约束项，可得表达式：,译码器,2 集成译码器,(1) 3线-8线

24、集成译码器74LS138,译码器,(1) 3线-8线集成译码器74LS138,译码器,(1) 3线-8线集成译码器74LS138,译码器,(1) 3线-8线集成译码器74LS138,由功能表可知，其输出表达式为,译码器,(1) 3线-8线集成译码器74LS138,由功能表推导出，当G1为1，且G2B和G2A均为0时，译码器处于译码工作状态。显然，一个74LS138译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。,译码器,用一片74LS138译码器实现函数,将3个使能端按允许译码的条件进行处理，即G1接高电平，G2B和G2A接地。函数F的最小项表达式为：,将输入变量X

25、、Y、Z对应变换为C、B、A端，并利用摩根定律进行变换，可得到,译码器,用一片74LS138译码器实现函数,将3个使能端按允许译码的条件进行处理，即G1接高电平，G2B和G2A接地。,译码器,用一片74LS138译码器实现1位减法器,一位减法器能进行被减数Ai与减数Bi和低位向该位的借位信号Ci相减，并根据运算可以得到差Di和该位向高位的借位信号Ci+1。,译码器,用一片74LS138译码器实现1位减法器,真值表,译码器,用一片74LS138译码器实现1位减法器,根据真值表写出最小项表达式,译码器,用一片74LS138译码器实现1位减法器,将Ai、Bi、Ci分别对应于译码器的输入C、B、A并进

26、行转换,译码器,用一片74LS138译码器实现1位减法器,逻辑图：,译码器,由74LS138译码器组成的电路和输入信号的波形，画出输出电路的输出波形。,译码器,译码器,由74LS138译码器组成的电路和输入信号的波形，画出输出电路的输出波形。,由74LS138的功能表和电路结构，得输出表达式：,译码器,译码器74LS42的功能是将8421BCD码00001001转换为对应09十进制代码的输出信号。这种译码器有4个输入端，10个输出端。,译码器,(2) 4线-10线集成译码器74LS42,译码器,(2) 4线-10线集成译码器74LS42,译码器,(2) 4线-10线集成译码器74LS42,数据

27、分配器,在数据传送中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。,数据分配器,在数据传送中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。,输出函数表达式,数据分配器,分析用74138译码器实现8路数据分配器的工作原理,地址输入,数据分配器,数据分配器,电路是由74138组成的4路数据分配器。画出电路在图中所示的波形作用下 、 、 、 、的输出波形,数据分配器,数据选择器,数据选择器是一种能从多路输入数据中选择一路数据输出的组合逻辑电路。它有n位地址输入、2n路数据输入、1路输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。,1 数据选择器的类型及功能,目前常用的数据选择器有2选1、4选1、8选1和16选1等。,数据选择器,(1) 2选1数据选择器,其中D0、D1是两路数据输入，A0为地址选择码输入，Y为数据选择器的输出。,数据选择器,(1) 2选1数据选择器,采用门电路设计一个2选1数据选择器。,1,1,1,1,0,0,0,0,数据选择器,(2) 4选1数据选择器,数据选择器,(2) 4选1数据选择器,分析图所示电路的逻辑功能。,数据选择器,数据选择器