第11讲-第8章片上外设课件.ppt

1、1,第8章 C5x的片上外设(第11讲),8.1 时钟发生器 8.2 通用定时器 8.3 通用I/O口(GPIO) 8.4 外部存储器接口(EMIF) 8.5 多通道缓冲串口McBSP 8.6 模/数转换器(ADC) 8.7 看门狗定时器(Watchdog) 8.8 I2C模块,参考： TMS320C55x DSP Peripherals Reference Guide(SPRU317B),2,8.1 时钟发生器,8.1.1 时钟发生器概况 8.1.2 时钟工作模式 8.1.3 CLKOUT输出 8.1.4 使用方法,3,8.1.1 时钟发生器概况,功能 输入时钟 (CLKIN) 工作时钟 (

2、CPU及外设) 分频输出 (CLKOUT,其他器件) 包含 数字锁相环 (DPLL: Digital Phase Locking Loop) 时钟模式寄存器 (CLKMD),4,输入时钟 (CLKIN) 工作时钟 (CPU及外设) 分频输出 (CLKOUT,其他器件),5,6,7,8.1.2 时钟工作模式,1. 旁路模式 Bypass Mode 2. 锁定模式 Lock Mode 3. 空闲模式 Idle (Low-Power) Mode,8,1. 旁路模式 Bypass Mode,The frequency of the output clock signal is equal to the

3、 frequency of the input clock signal divided by 1, 2, or 4.,the frequency of the output clock = the frequency of the input - 1, 2 (or 4),9,(1) Entering and Exiting the Bypass Mode,Entering write a 0 to the PLL ENABLE bit Exiting write a 1 to the PLL ENABLE bit.,10,(2) Setting the Output Frequency fo

4、r the Bypass Mode,The output frequency = the input frequency - BYPASS DIV bits ( 1, 2, or 4),11,2. 锁定模式 Lock Mode,The output clock signal is phase locked to the input clock signal.,12,Entering and Exiting the Lock Mode,Entering write a 1 to the PLL ENABLE bit Exiting write a 0 to the PLL ENABLE bit.

5、,13,The input frequency can be both multiplied and divided to produce the desired output frequency. Examples of Selecting a Lock Mode Frequency.,14,3. 空闲模式 Idle (Low-Power) Mode,目的：降低功耗 功能：输出时钟停止，引脚被拉为高电平,15,16,表8-1 时钟模式寄存器CLKMD (1),17,表8-1 时钟模式寄存器CLKMD (2),18,8.1.3 CLKOUT输出,19,20,8.1.4 使用方法,设置工作模式、

6、分频值、倍频值、省电模式 DSP复位 复位期间和复位后：旁路模式 输出频率 CLKMD高电平：输出频率=输入频率 CLKMD低电平：输出频率=输入频率/2,21,失锁 对输入时钟跟踪锁定之后输出时钟发生偏移 IOB=0 PLL继续输出时钟 IOB=1 切换到旁路模式，重新开始PLL锁相过程,22,8.2 通用定时器,8.2.1 通用定时器概况 8.2.2 工作原理 8.2.3 定时器使用要点 8.2.4 通用定时器应用实例,23,8.2.1 通用定时器概况,C55x 芯片提供了2个定时器,24,25,表8-2 定时器预定标寄存器 PRSC,26,27,表8-3 主计数寄存器 TIM,表8-4

7、主周期寄存器 PRD,28,29,30,PSC TDDR,31,32,8.2.2 工作原理,PSC在每个输入时钟周期减1,PSC减到0时，TIM减1,TIM减到0时，定时器,(1) 向 CPU 发送一个中断请求 TINT (2) 向 DMA 控制器发送同步事件 TEVT (3) 输出到定时器引脚,33,定时器发送 中断信号TINT或同步事件信号TEVT的频率 与中断相关的寄存器 中断申请 interrupt flag registers IFR0、IFR1 中断使能 interrupt enable registers IER0 and IER1 调试中断使能 debug interrupt

8、enable registers DBIER0 and DBIER1,34,TIN/TOUT 引脚,35,TIN/TOUT 引脚,36,37,38,39,40,表8-5 定时器控制寄存器 TCR (1),41,表8-5 定时器控制寄存器 TCR (2),42,43,44,表8-5 定时器控制寄存器 TCR (3),45,46,表8-5 定时器控制寄存器 TCR (4),47,8.2.3 定时器使用要点,1. 初始化定时器 2. 停止/启动定时器 3. DSP复位,48,1. 初始化定时器,(1) 停止计时 (TSS=1) 使能定时器自动装载 (TLB=1) 正确设置 TCR 中的相关位 (2)

9、 将预定标计数器周期数写入 TDDR 以输入的时钟周期为基本单位 (3) 将主计数器周期数装入 PRD (4) 关闭定时器自动装载 (TLB=0) 启动计时 (TSS=0),49,2. 停止/启动定时器,停止 TSS = 1 启动 TSS = 0,50,3. DSP复位,停止定时：TSS=1 预定标计数器值为0：TDDR = 0 主计数器值为 FFFFh： PRD = FFFFh 定时器不进行自动重装：ARB = 0 IDLE指令不能使定时器进入省电模式 仿真时遇到软件断点定时器立即停止工作 TIN/TOUT为高阻态，时钟源是内部时钟：FUNC = 00b,51,8.2.4 通用定时器应用实例

10、,例8-1，在TIN/TOUT引脚上产生一个2MHz的时钟 假定DSP的CPU时钟为200MHz。 要点 TIN/TOUT引脚配置为定时器输出 FUNC=01b 使这个引脚工作在时钟模式 CP=01b TIN/TOUT的极性为正极性 POLAR=00b,52,初值计算 每当计数器减为0时，引脚电平就会翻转一次,53,代码,54,55,时钟式输出,56,脉冲式输出,57,使用外部时钟源,58,8.3 通用I/O口(GPIO),通用输入输出引脚 TMS320VC5509A(PGE)有7个GPIO引脚 引脚的方向配置 I/O方向寄存器：IODIR 引脚上的输入/输出状态的反映或设置 I/O数据寄存器

11、：IODATA,59,表8-7 GPIO数据寄存器IODATA,表8-6 GPIO方向寄存器IODIR,60,8.6 模/数转换器(ADC),8.6.1 ADC的结构和时序 8.6.2 ADC的寄存器 8.6.3 实例,61,8.6.1 ADC的结构和时序,结构,high reference voltages,low reference voltages,62,时序,内部转换时钟的最大频率为2MHz,63,ADC可编程分频间的关系,ADC时钟 ADC 转换时钟 ADC采样保持时间 ADC总转换时间,64,ADC 的运行控制,ADC不能连续工作 启动转换 ADCSTART = 1 判断转换结束

12、ADCVUSY = 0，则转换结束 采样数据数据寄存器 ADCDATA (10bit),65,8.6.2 ADC的寄存器,表8-31 ADC控制寄存器ADCCTL,66,表8-32 ADC数据寄存器ADCDATA,67,表8-33 ADC时钟分频寄存器ADCCLKDIV,68,表8-34 ADC时钟控制寄存器ADCCLKCTL,69,8.6.3 实例,例8-3，计算AD转换时间。设DSP系统时钟为144MHz 计算： (1) ADC时钟 (2) ADC 转换时钟和转换时间 (3) ADC采样保持时间 (4) ADC总转换时间,70,(1) ADC时钟 对系统主时钟分频，产生ADC时钟，该时钟应尽量运行在较低频率下，以降低功率消耗,在本例中ADC时钟是通过对系统时钟36分频产生， 则此时，ADC时钟=144MHz/36=4MHz 根据公式， 得出 CPUCLKDIV =35,71,(2) ADC 转换时钟,ADC 转换时钟=（ADC时钟）/(2(CONVRATEDIV+1) 2MHz=4MHz/(2(CONVRATEDIV+1) 所以，CONVRATEDIV=0,ADC 转换时间 = 131/ (ADC转换时钟）= 13(1/ 2MHz)=6.5,72,(3) ADC采样保持时间,对采样和保持时间进行设置，这个值必须大于40s,ADC采样保持时间 =（1/(ADC时钟)）/