8数字系统设计习题解答

1、8数字系统设计基础练习128自测题1。数字系统包括两部分：控制器和数据处理单元。2.现代数字系统通常采用“自顶向下”的设计方法。所谓“顶层”是指系统的功能，所谓“底层”是指基本组件，甚至是集成电路的布局。3.简单可编程逻辑器件(SPLD)通常分为PLA，PAL和GAL。对应于4PL中可编程连接的物理实现可以是熔丝、E2PROM存储单元、静态随机存取存储器存储单元等。5.PAL中设置了一个异或门，以解决与门数量不足的问题。在CPLD中，可编程单元通常采用E2PROM存储单元，断电后编程信息不会丢失。7.4输入LUT有16个存储单元。它可以实现任意四变量组合逻辑电路。8VHDL的基本描述语句包括并

2、行语句和顺序语句。9VHDL的并行语句在结构上是并行执行的，它们的执行方式与语句的编写顺序无关。在各种并行的VHDL语句之间，信息可以通过信号进行交换。11VHDL PROCESS语句由顺序语句组成，但它是一个并行语句。12VHDL序列语句只能出现在进程语句中，并按照程序编写的顺序从上到下逐一执行。13VHDL数据对象包括常量、变量和信号，它们是存储各种类型数据的容器。14.“=”运算符可以用来表示赋值操作，也可以作为关系运算符来表示小于或等于，这应该根据上下文来判断。15PAL是一种可编程逻辑器件。a和阵列可编程，或阵列固定B和阵列固定，或阵列可编程C和，或阵列固定D和，或阵列可编程。16.

3、大规模可编程逻辑器件主要包括现场可编程门阵列和可编程逻辑器件。以下对现场可编程门阵列结构和工作原理的描述是正确的。AFPGA被称为复杂可编程逻辑器件；BFPGA是基于产品术语结构的可编程逻辑器件；基于静态随机存取存储器的现场可编程门阵列器件必须在每次上电后配置一次；d宏单元是FPGA中最小的逻辑单元。17VHDL于1998年正式推出。A1983 B1985 C1987 D1989 18VHDL的实体部分用于指定设计单位。a、输入端口、b、输出端口、c、引脚、d等等，都可以是8位系统设计的基本练习解129、19。一个实体可以有一个或多个。a设计实体b结构c输入d输出20用VHDL端口声明语句，声

4、明该端口为输入方向。在BOUT INOUT DBUFFER 21中，用VHDL端口声明语句中的读功能将端口声明为输出方向。在VHDL标识符命名规则中，以开头的标识符是正确的。一个字母b数字c字母或数字d下划线23在VHDL中，目标信号的分配符号是。A=: b=c:=d=问题1解释了自顶向下的设计方法和步骤。首先，从系统设计来看，整个系统在顶层被划分为几个子系统，然后每个子系统又被逐步划分为几个功能模块，每个功能模块又可以进一步划分为子模块，直到被划分为许多基本模块。2.解释可编程逻辑器件输入输出控制模块的功能。输入/输出控制块允许每个输入/输出引脚单独配置为输入、输出和双向操作。所有输入/输出

5、引脚都有一个三态缓冲器，其控制信号来自多路复用器，多路复用器可以选择一个全局输出使能信号或直接连接到地(GND)或电源(Vcc)。当三态缓冲器的控制端接地时，输出为高阻抗状态，输入/输出引脚可用作专用输入引脚。当三态缓冲器的控制端连接到高电平(Vcc)时，输出使能。3.以旋风四型现场可编程门阵列为例，逻辑单元可同时实现组合逻辑电路和时序逻辑电路吗？从图8.2-18可以看出，LUT的输入不仅来自互连阵列，而且来自触发器的输出，也就是说，触发器的输出反馈到LUT的输入，这便于形成诸如计数器和状态机的时序电路。LUT的输出可以直接送到互连阵列，触发器的输入可以来自触发器链的输入，而不是LUT的输出。

6、LUT和触发器可以独立工作，这意味着一个逻辑单元可以同时实现组合电路和时序电路。4.4有什么区别。可编程逻辑器件和现场可编程门阵列？FPGA可以实现比CPLD更高的集成度，并且布线结构和逻辑实现也更加复杂。FPGA更适合触发器丰富的结构，而CPLD更适合触发器有限、产品术语丰富的结构。现场可编程门阵列在编程上比可编程逻辑器件更灵活。可编程逻辑器件比现场可编程门阵列消耗更多的功率。集成度越高，这一点就越明显。与现场可编程门阵列相比，可编程逻辑器件具有更高的速度和更大的时间可预测性，产品可以给出从引脚到引脚的最大延迟时间。可编程逻辑器件的编程过程采用E2可编程逻辑器件的编程过程，不需要外部存储芯片

7、，使用方便，保密性好。对于基于静态随机存取存储器编程的现场可编程门阵列，其编程信息需要存储在外部存储器中，需要解决8个数字系统设计基础练习，需要使用130个外部存储芯片，使用方法复杂，保密性差。试着分析由PLA组成的电路，如图P8.5所示。写出F1和F2的逻辑表达式。a B C 1 F 2 F 11 11=1=1=1=1=1 0 0 1图P8.5解决方案：CBACABCAF 1 CBABCAF 2 6试着分析图p8.6所示的电路。(1)列出顺序计划的状态表和状态图；(2)简述时序计划的逻辑功能。2q cpq 21 JC 1q 11 JC 10q 01 JC 11k 1k 1和数组或数组8数字系

8、统设计基本练习解131图P8.6解：(1)根据电路图，写出每个触发器的驱动方程nnqj120，1 0 K n QJ 01，nn qqqk 021 Nnq QJ 012， N QK 12 (2)写出每个触发器的状态方程列出状态表q2n 1 q1n 1 Q0 n 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1000000001 111 100000000(4)状态转换图

9、2q 1 0000000001000000 试分析PLA实现的时序电路，如图P8.7所示，列出状态转移表，简述时序电路的逻辑功能。8数字系统设计基础练习132和阵列或阵列Q0 Q1 Q2 CP C1 C1 C1 1D 1D 1D X图P8.10解决方案(1)根据电路图写出每个触发器的状态方程：nnnnqxqq 0201 1 2 nnqqqqqq01201 1 1 nnnnqxqq 002 10(2)根据特征方程列出状态真值表，如下表所示。X Q2n Q1n Q0n Q2n 1 Q1n 1 Q0n 1 X Q2n Q1n Q0n Q2n 1 Q1n 1 Q0n 1 0 0 0 1 0 0 0 1

10、 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 0 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0(3)状态转移图在X=0和X=1时电路的状态转移图可以从状态真值表中获得，如图所示。 8

11、数字系统设计基础练习133 000001010 101100011 0001010 100011 012 QQ q 1111101110 111 012 QQ q x=0x=1(4)逻辑函数当X=0时，时序电路为十六进制加法计数器；当X=1时，时序电路是一个5元加法计数器。图P8.8显示了一个现场可编程门阵列的可编程输入输出模块，M0M4是一个存储单元，用于配置输入输出模块的工作模式。需要将此输入/输出模块配置为输入引脚。请标记数据输入通道，给出五个具体的配置位，并给出t. I/O引脚VCCIO DQ ENA DQ ENA输出信号输入信号时钟使能R R参考电压M4M3M2=1 M1=1 M0全

12、局零时钟输入信号(锁存器)三态控制输出反相三态锁存器输出弱上拉转换速率T O I Q图P8.11解决方案：使用I/O引脚作为输入引脚，输出三态缓冲输出应设置为高阻抗状态，禁止弱上拉。因此，三态控制t可以设置为1，M1设置为0，M4设置为0，并且其他编程位是不相关的。8数字系统设计基础练习134实验题用EDA-3数字电路学习板完成以下实验：1 .4位数字频率计设计一个数字频率计，测量频率范围：1赫兹9999赫兹。实验示意图如图E8-1所示。7 SLEDC 7 SLEDEP4CE 6位8Hz参考时钟信号CLK 1 7 SLEEA 7 SLEEB 10位100位CLKIN测量信号图E8-1数字频率计

13、实验示意图2。44加法移位结构乘法器尝试设计一个44二进制乘法器，其原理图如图E8-2所示。输入信号：4位被乘数A(A3 A2 A1 A0)，4位乘法器B(B3 B2 B1 B0)，启动信号。输出信号：8位乘积P(P7 P6 P5 P4 P3 P2 P1 P0)，结束信号结束。发送高电平开始信号后，乘法器开始乘法运算，运算完成后，发送高电平结束信号。从电平开关输入两个4位乘法器，键0产生开始信号，乘法器和乘积用8个发光二极管管显示，结束信号用发光二极管8显示。乘法器工作时需要一个时钟信号，它是从CLKIN输入的。8数字系统设计基本练习解决方案135 EP4 E6 end LD6 LED 5 L

14、ED 4 LED 2 LED 3 LED 7 P7 P6 LED 1 LED 0 P5 P4 P3 P2 P0A 2 A0 A1 B1A 3 B0 B2 B3 SW0 SW1 SW5 SW3 SW4 SW6 SW7 start key 0 CPcclkinline 8图E8-2数字乘法器实验示意图3。设计了一种能计时时、分、秒的数字钟，可以方便地手动调节时、分、秒来校准时间。数字时钟的系统框图如图E8-3所示。设置模式选择00:定时的两位开关值；01:第二次校准；10:在分校；11；时间是正确的。7SLEDC 7SLEDEP4CE 6秒位8Hz参考时钟信号CLK1 7SLEDA7SLEDB秒每位10位每位每位10位每60位计数器60位计数器分频电路时序控制模式选择手动时序图E8-3可计时数字时钟实验示意图4.44编码键盘接口编码键盘接口的功能是将44位行列式键盘转换为4位键码，并产生按键有效信号。按K0输出0000，按K1输出0001，按K15输出1111。每当一个键有效时，数字系统设计的基本练习解决方案136将从高到低产生键有效信号，并且编码键盘接口需要去抖功能。编码键盘接口广泛应用于单片机系统的人机界面。键盘接口的原理框图