循环冗余校验模块的FPGA设计

1、目录1导言32循环冗余校验的研究现状33 CRC-4的特点和基本工作原理3.1循环冗余校验的特点和代码集选择的原则43.2循环冗余校验生成原则43.3循环冗余校验模块结构图54循环冗余校验生成器和校验器的设计54.1硬件描述语言硬件描述语言设计1)循环冗余校验编码和解码程序52)显示验证模块8循环冗余校验生成器和校验器13的硬件实现5.1用Quartus13调试5.2检查循环冗余校验生成器和检查器146华润十四的发展方向结束语14参考文献15循环冗余校验模块的现场可编程门阵列设计文摘：本文首先介绍了循环冗余校验的基本原理，包括循环冗余校验的产生和校验。模2除法是基本原理的核心，也是本文的重点。

2、其次，着重分析了其硬件电路的实现方法，并在此基础上，以基于现场可编程门阵列的VHDL语言设计了编程程序。本设计将实现模块分为两部分：一部分是循环冗余校验生成和验证模块，另一部分是显示验证模块。CRC生成和校验模块通过握手信号连接，在很大程度上简化了顶层文件，而显示和校验模块的主要功能是将发送的数据和生成的数据用十六进制数表示，并通过数码管显示出来，以检查程序是否正确。最后，介绍了如何利用Quartus 对循环冗余校验生成模块和循环冗余校验校验模块的波形进行仿真，并对调试结果进行验证。关键词：循环冗余校验码；模块2划分；VHDL语言；Quartus基于现场可编程门阵列的循环冗余校验设计张赟，物理

3、和电子信息学院文摘：介绍了循环冗余校验的基本原理和计算方法，包括产生原理和校验原理，其中最重要的原理是模块二分，并给出了一种用VHDL语言在现场可编程门阵列上实现循环冗余校验的硬件实现以及如何用Quartus调试程序。实现模块分为两部分，一部分是CRC码解码模块，另一部分是演示验证模块。循环冗余码解码模块是通过握手信号将循环冗余码产生模块和验证模块结合在一起，从而在很大程度上简化了编程过程，而演示和验证模块的主要功能是传输数据以及用十六进制数字表示的产生数据，并通过数码管进行演示，这有利于测试。在调试过程中，利用Quartus II分别对循环冗余校验产生模块和循环冗余校验验证模块进行概要仿真。

4、关键词：循环冗余校验，模块二分，硬件描述语言，四分之二。1导言数字通信要求传输过程中产生的数字误差足够低。传输误差的根本原因是信道中的噪声和由信道的不令人满意的传输特性引起的码间干扰。为了尽可能地提供通信的可靠性，有必要采用信道编码技术来控制可能的或现有的错误，而CRC码是编码技术之一。结直肠癌的研究现状CRC基本原理简单，硬件电路简单，效果好，目前应用广泛。以下是一些常见的标准循环冗余校验。姓名生成多项式缩写*应用示例CRC-4x x 13国际电联G.704儿童权利公约第12条x x x 1儿童权利公约第16条x x x 18005IBM软件开发实验室儿童权利委员会-国际电联*x x x 1

5、1021HDLC国际标准化组织，国际电联第25届会议，第34/41/42届会议，公私伙伴关系CRC-32x x x.x x 104C11DB7邮政编码，RAR，IEEE 802局域网/频分双工，IEEE 1394，公私合作CRC-32cx x x.x x 11EDC6F41SCTP生成多项式的最高次幂项的系数是固定的1，因此在简写公式中最高的1被一致地去除，例如，04C11DB7实际上是104C11DB7。* *前称CRC-CCITT。国际电联的前身是国际电信联盟。备注：(1)生成多项式由标准规定(2)CRC校验码基于将比特串视为系数为0或1的多项式，并且k比特的数据流可以被视为从k-1阶到0

6、阶的k-1次多项式的系数序列。使用这种编码，发送方和接收方必须事先就生成多项式G(x)达成一致，并且其高位和低位必须为1。为了计算M位帧M(x)的校验和，基本思想是将校验和加到帧的末尾，这样，具有校验和的帧的多项式可以除以G(x)。当接收器接收到带有校验和的帧时，G(x)被用来删除它。如果有余数，循环冗余校验是错误的，只有没有余数的校验才是正确的。3循环冗余校验的特点和基本工作原理3.1循环冗余校验的特点和代码集选择的原则循环冗余校验是数据通信领域中最常用的错误校验码之一，其特点是信息字段和校验字段的长度可以任意选择。但是，信息字段和校验字段的长度也应该满足一定的要求，即有一个代码集选择原则。

7、CRC码集选择的原则：如果码字长度为N，信息字段为K位，校验字段为R位(N=K=R)，则CRC码集中的任意码字只存在一个R次多项式g(x)，因此V(x)=A(x)g(x)=xRm(x)R(x)；其中： m(x)是K-1次信息多项式，r(x)是R-1次校验多项式。G(x)称为生成多项式：g(x)=g0 g1x1 g2x2.g(R-1)x(R-1) gRxR发送方通过指定的g(x)生成CRC码字，接收方通过g(x)验证接收到的CRC码字。3.2循环冗余校验生成原则由循环冗余码编码的串行传输序列码可以称为循环冗余码，它由两部分组成：K位有效信息数据和R位循环冗余校验码。r位CRC校验码是通过将k位有

8、效信息序列除以预选的r 1位“生成多项式”(r位余数是CRC校验码)获得的。CRC校验码通常在发送有效信息时生成，并在有效信息拼接后发送。在接收端，用同一个生成多项式对循环冗余校验码进行除法运算，除法运算正确，丢弃R位循环冗余校验码，接收有效信息；否则，它意味着传输错误、纠错或请求重传。实际的循环冗余校验生成是通过使用二进制模2算法获得的，即加法不进位，减法不借用位，这是一种异或运算。生成多项式G(x)是经过严格的数学分析和实验确定的，并具有相应的国际标准。以下是对循环冗余校验生成和验证过程的简要描述，并附有一个示例。让发送数据序列为0。生成多项式是G(x)=1，k=5，相应的序列是。发送数据

9、序列由生成多项式序列根据模2算法移除。(其中Q(x)，01111是R(x)获得剩余多项式比特序列01111。将余数多项式比较序列添加到新序列中以获得001111发送数据比特序列带有循环冗余校验的实际传输位序列。如果数据传输中没有错误，则接收端接收到的带循环冗余校验的比特序列可以被同一个生成多项式序列整除，即，本设计完成了12位信息加5位CRC校验的发送和接收，由CRC校验生成模块(发送)和CRC校验检错模块(接收)两个功能模块组成，采用输入输出并行的CRC校验生成模式3.3循环冗余校验模块结构图循环冗余校验码接收错误检测模块循环冗余校验码生成模块Sdata datacrco datacrci

10、dfinish加载hsend .hrecv rdataClk RC clk错误循环冗余校验生成器和校验器的设计4.1硬件描述语言硬件描述语言设计1)循环冗余校验编码和解码程序根据循环冗余校验生成原理和验证原理，用VHDL语言描述算法，将生成模块和验证模块合二为一，用两个握手信号hrecv、hsend和HSEND来协调它们之间的关系。具体程序如下：图书馆。使用IEEE。标准_逻辑_1164。全部；使用IEEE。标准_逻辑_算术。全部；使用IEEE。标准逻辑无符号。全部；实体crc5IS端口(标准逻辑中的clk:-系统时钟rst _ n:INSTD _ LOGIC-复位信号sdata : INST

11、D _ LOGIC _ VECTOR(11 DONTO 0)；- 12岁岁位有效信息输入dload:INSTD _ LOGIC-数据装载信号href : instd _ LOGIC-握手信号输入。数据寄存器：输入标准_逻辑_向量(16唐顿0)；-带5位冗余信息的17位循环冗余码校验码输入datacrco:输出标准_逻辑_向量(16 DONTO 0)；-带5位冗余信息的17位循环冗余码校验码输出hsend:输出标准_逻辑；-握手信号输出rdata:输出标准_逻辑_向量(11唐顿0)；- 12岁岁位有效信息输出完成：输出标准逻辑；-数据接收完毕错误01:输出标准_逻辑-数据接收错误)；结束；crc

12、5信息系统架构之一信号数据crco _ r : TD _ LOGIC _ VECTOR(16 DONTO 0)；信号hsend _ r:STD _ LOGIC信号rdata _ r : SDD _逻辑_向量(11 DONTO 0)；信号dfinish _ r:STD _ LOGIC信号错误_ r:STD _ LOGIC信号rdata RCC : TD _ LOGIC _ VECTOR(16 DONTO 0)；常数多项式： TD _ LOGIC _ VECTOR(5唐托0):= ；-生成多项式G(x)=x5 x4 x2 1BEGIN进程(clk，rst_n) -循环冗余校验码产生模块。可变dt EMP : TD _ LOGIC _ VECTOR(11 DONTO 0)；变量SD temp : TD _ LOGIC _ VECTOR(11 DONTO 0)；BEGIN如果上升沿(clk)，则IFrst_n=0然后hs end _ r=0；datacrco _ r=B 0 _ 0000 _ 0000 _ 0000 _ 00